有人用過vericomm跟xilinx ise嗎? 我有問題想請教請各位高手入內

lucky

各位大大，
( q2 a# z1 n& i4 k  ]& q7 U　
　　　　問題一：
; |4 k* m# r3 Q3 n/ v, {) r; t# G　　　　我在用xilinx ise合成時出現下面警告，這是什麼原因? 該怎麼解決呢?
　　　　我的程式在Xilinx ise 執行 在implement Design 中的Place &Route 項目，出現警告，它說明如下
9 S$ ^) \/ e, _: A# a/ y　　　　WARNINGhysDesignRules　:　367 - The signal <clk_IBUF> is incomplete. The signal
8 o2 p0 ~2 h. z8 g+ S/ L　　　　WARNINGhysDesignRules　:　367 - The signal <reset_IBUF> is incomplete. The signal
7 ~' t- h* Z+ h# ]- ?1 `　　　　這些是怎麼回事能請大大幫我解答嗎? 謝謝您
# E9 h: Q8 c( }8 E
　　　　問題二：
　　　　　　
　　　　　因為我用xilinx ise 合成之後再用vericomm 把程式嵌入FPGA 但它出現我的輸出沒有定義，可是我在Xilinx 中的Assign
5 G! P: f1 D- Y6 w9 Z# N  M8 a
　　　　　Package pin 早把FPGA的接腳編號打上去了，可是在vericomm還是說我的led 沒有定義!這是為什麼?

　　　　　其中FPGA有它FPGA 的LED接腳，我把它打上去對應我程式的LED，但卻還是說LED沒定義。

sieg70

建議你直接找北瀚科技的FAE問.