lvs dummy忽綠問題

jack846972

各位版大好 有個問題困擾小弟很久了
在layout做dummy時 已將D,G,S,B
接在一起，而lvs就還是顯示錯誤!!
2 m1 v; B+ z- _& O7 t) Y7 {是只能在.SP裡把DUMMY考慮進去嗎?
- o; O8 F6 Z& k; N% z還是有其他的方法?

motofatfat

有阿 卡利博 中  利用 unuse filter 設定 把
DGSB 的MOS 接一起的
$ k0 `3 x3 ?" R+ |RES 2端　接一起ㄉ
3 z& F7 l/ K; ], oCAP 2ＰＩＮ　接一起的
過濾掉

leo911759

我推想你或許是浮接而已。

  J) x, s' i; ^% z+ \接在一起後請把他接到附近Guard Ring的電位。
* W2 i. H$ _0 Z# @. @2 ?
6 y0 p! H( c: Q, r. [; ~7 a0 Q抑或是附近MOS的Body端。
7 M5 _% v: e0 @
! R# J) f0 o# n8 ~- @2 X7 }這樣LVS就不會看到那顆MOS了

lchuang

D、G、S、B接在一起的話，接線要接到MOS的B也就是substract......
! j# H9 p  _5 v" |" a3 ^
並不是單單的空接就好，另外就請你自己在cdl檔加上那些dummy MOS吧~~~

laohuchiren

[/quote][quote]我推想你或許是浮接而已。
' n/ o: y' y/ w: M
接在一起後請把他接到附近Guard Ring的電位。
* e( @$ N" d; C4 g7 ]8 ~
$ Y8 I# h0 q, u抑或是附近MOS的Body端。

這樣L ...
[size=2][color=#999999]leo911759 發表於 2012-2-8 03:58 PM[/color] [url=http://bbs.innoing.com/redirect.php?goto=findpost&pid=167181&ptid=11825581][img]http://bbs.innoing.com/images/common/back.gif[/img][/url][/size][/quote]
這樣子接和浮空接哪種好一些呢？有什麽原因嗎？

leo911759

事情是這樣的，要首先了解LVS工作原理。
4 l0 @! n2 ]8 n9 c* \/ Y
LVS是將schematic轉成netlist，將layout轉成netlist。

再將兩個netlist進行比對。

, d  j/ n8 T3 J浮接Dummy Cell的layout轉成netlist會有Dummy Cell以及浮接的節點。
" W  P8 A: a5 C' ?6 ~1 u7 e2 l% y
這在比對下，LVS就找不到在schematic中有匹配的元件。
/ m, Z$ U# H: G( f( j. q
而全部接在一起在接地或接BIAS，

就像是電阻、電容或是其他元件節點都接在一起一樣，會視為看不見。

omp61205

在LVS中SETUP OPTION裡有一個GATE的選項裡面有關於使用DUMMY排錯的問題把他勾選
LVS就可以過了  不過的原因是因為LVS偵測到他浮接了

yjie62

有学习一个知识点不错

liu.leon

????奇怪ㄟ~~板大發文說"在layout做dummy時 已將D,G,S,B接在一起，而lvs就還是顯示錯誤!

5 a$ d9 U5 o4 ], Z# @從沒說浮接阿!!!  

在LVS command file 加
; V  Z! V# Z9 p' q7 H" mLVS FILTER UNUSED OPTION AB

就可以囉