關於amp的match問題

minzyyl

如圖所示之amp,M2,M3的M=4, gate輸入分別為IN,IP; 現在主要討論M2,M3的place match, 和同僚討論哪種place可能較好,最後得出的結論不一緻,誰能給點意見?
$ T1 C. w7 A2 H! ~/ z! H
4 f3 W# S: T3 v5 o參數: M2,M3一样: W/L=6/2, M=4,以下3种方案佈局時周邊都加dummy.
, Q. k" y1 q( t1 @我們的place方案是：
( P5 K4 t- ]2 y; Y8 |1 |6 E" o8 ]1: A B A B
0 M. }/ [0 P, m   B A B A
這種佈局可以保持電流方向一致,對稱性也較好, 但不能共用S/D
. w" G; _2 [! i: p+ G0 |2: A B B A
) p8 G8 R1 f( q' P% v2 k   B A A B
對稱性不錯,而且能全部共用S/D,但current方向不一緻
7 s9 q7 r% U% |: Q6 C3: A A B B
   B B A A
對稱性應該沒上面兩种好,不過也能全部共用S/D, current方向不一緻

大家一般採用哪种? 能說說理由嗎?

[ 本帖最後由 minzyyl 於 2009-7-11 04:00 PM 編輯 ]

minzyyl

沒人知道嗎?

' S( z; D2 v/ }# x沒人知道嗎?
- F& ^- o( {2 q4 s! I
4 f$ e2 q2 U: r! l+ u沒人知道嗎?

hiyato

通常應該都是使用2的方案，雖然SD的部分沒辦法共用，但至少可做到中央對稱。

腳踏

三種都可以  LAYOUT上大多是面積上的考量比較多
大多數都試看RD的喜好 問一下RD比較好

alai

个人比教喜欢第二种，它是共质心（common-centroid)结构分散性也比较好。
. |3 }4 B: T4 |+ U: N0 S第一种不能共用S/D，active不能合并，比较占面积。
; Y8 J! l0 I( J第三种分散性不如第二种。

[ 本帖最後由 alai 於 2009-7-13 11:20 AM 編輯 ]

man52013142002

第二種較匹配

可是為什麼電流方向不一致@@?

然到不能不共用 讓他電流一致嗎^o^

minzyyl

原帖由 man52013142002 於 2009-7-13 11:45 AM 發表
第二種較匹配

可是為什麼電流方向不一致@@?
  x/ K3 m9 C+ [
+ Z2 m" j9 _: g7 L# {2 ?  T然到不能不共用 讓他電流一致嗎^o^

1 g. T  U- d, {如果S/D共用了則unit單元電流方向不一緻了

wiwi111

類比電路一般都會有Trim Fuse,它就能把電路bias 回所要的特性中
所以,不,要那麼在意maching(不然你電路會很難做),這些都可調整回來的......

in381

其實那三種方式都可以,但是若是碰到非對稱的DEVICE時, Source & Drain 的方向性就有影響囉

man52013142002

所以
1 c; @  ~7 w: L8 j2 o9 N
0 n' u# J) a. J0 p, q4 t主要是要看電流方向有無對稱 是嗎

hoodlum

方法二
若不共用SD還是有機會讓電流方向一致吧???

minzyyl

看來各傢都有不同的看法阿

光考量對稱性, 肯定第2种優先, 但有時候對電流方向性比較care, 結果就不同了, 希望有經驗的Designer給點意見

HanGu

一般我選擇用方案一，這種佈局方式對於物理上來說A和B來説很好的關於中心對稱了而且A和B分佈得最均衡。
電學上來說，算上dummy的話，每個A周圍都是B，每個B周圍都是A，每個A的環境都是一樣的，每個B的環境
都是一樣的。

karenchen

如果是要使用在in out pair 的地方最好還是使用第二種方式，除了SD部共用之外，在加上DUMMY 可以在減低STI 效應，但如果一定要將SD共用也可以將ＤＵＭＭＹ　上的兩側Ｓ　Ｄ　距離拉大也可以減少ＳＴＩ

minzyyl

原帖由 HanGu 於 2009-7-16 09:55 PM 發表
9 p) H4 V% Q, ^& j/ j4 j一般我選擇用方案一，這種佈局方式對於物理上來說A和B來説很好的關於中心對稱了而且A和B分佈得最均衡。
( H# V; e% V. P; A電學上來說，算上dummy的話，每個A周圍都是B，每個B周圍都是A，每個A的環境都是一樣的，每個B的環境
都 ...

3 I1 q; b+ e" c1 c+ h( P( H. I5 `


第一种方案對稱中心應該有2個了,而且這種不屬於common-central, A/B分佈的確最均衡,但這種不能S/D共用，就是説沒那麽緊湊.
! n. @7 |% C+ o: u
我覺得這個問題也沒有統一的標準,一般來説只有那種特別有經驗的designer才能知道自己應該用哪种方式,大多數的時候還是由layouter決定哪种擺放方式.畢竟有時候考慮的更多是電流,或者對寄生電容更敏感等.

minzyyl

原帖由 karenchen 於 2009-7-17 04:07 PM 發表
5 _+ X$ u, \% Z: m$ @如果是要使用在in out pair 的地方最好還是使用第二種方式，除了SD部共用之外，在加上DUMMY 可以在減低STI 效應，但如果一定要將SD共用也可以將ＤＵＭＭＹ　上的兩側Ｓ　Ｄ　距離拉大也可以減少ＳＴＩ

. A5 \/ b4 F, @+ x, c- n
- R; U" Z' h5 m4 N, Y; D' h
5 r- P2 `6 m% V  J8 {: T9 F
. @: f+ B6 H/ V
                  
! f+ c  A$ b, K                 
: A' n- M% _) D( H, [請問STI效應具體指？
. E( V1 x7 i2 e1 W
                                                               
                                             ?

瓦片小屋

我一般用的是第一种，第二种也偶尔用，不过不会将S/D公用，RD也是不希望共用的，因为共用了之后，match的效果就会差很多！

erwbeflkw

方案一：
  AB     AB
        x
3 W5 n- C* p& f/ C  BA     BA　　兩個兩個相互共用應該也算common-central

, U/ D- ?' }( W: k- [如果不共用
5 l4 f5 e6 o$ G　A      B          A      B
        x        X         x
　B      A          B      A   
　　x1　　　　　x2
$ [& ?7 |, b( E2 A  r3 p5 |x1 屬於 common-central
x2 屬於 common-central
x1和x2 的central 又落在大X上所以應該也算common-central
兩個A接近大X的central又跟兩個A遠離大X的central重疊


方案二已經是public 的 know-how了，如果有面積考量的話，當然就用這個
  S/ c% K) B4 U3 W! m方案三會比會比方案一還弱吧，如果有再多一組的話，雖然也是common-central

semico_ljj

用第二种！

minzyyl

原帖由 瓦片小屋 於 2009-7-18 05:20 PM 發表
我一般用的是第一种，第二种也偶尔用，不过不会将S/D公用，RD也是不希望共用的，因为共用了之后，match的效果就会差很多！

+ L- H0 u8 y8 F; d% Q% y, l+ X9 O    何解? RD不一定正確吧?