當我的訊號線過長時(類比訊號線，很急切要解決的問題)

bernie820

您好
1 q7 k* a3 m' V& J: o1 r
" z) \% ^2 j- L9 a+ U% W# F( @+ g想請問高手們
目前已設計好一ADC，初期模擬也沒問題，
但是在佈局時遇到一個問題，就是我的訊號線會很長(類比訊號線)
3 Y) T8 m9 M0 `' m* i不管怎樣改變晶體的位置，訊號線都一定會很長
0 j0 G+ U% S& \1 R) F) U- x0 ]2 q
: I: L! y* Q: t+ O4 G這樣一來一定會遇到天線效應和訊號衰減兩大問題，

我知道天線效應改善是在訊號線上加一個diode的pn介面，將過飽和的電流導通在地而減緩訊號線上的壓降，
) I1 g( D" g' j- A(問題來了喔)請問我是只要做一個pn介面(非真正一顆diode)做導通到地，這樣觀念是對的嗎？就是用一concatc接在訊號線上
而concatc外層接一nwell包住  這樣可行嗎？ 還是要用別曾"n"特性做取代？
( ?! a9 C. A2 _
第二個問題，這問題不清楚該如何解決，也就是訊號線(類比)過長，要怎麼減緩衰減？
% x( {9 N9 i; e
$ |  K* s' F+ X: Z) x謝謝，請大大們提出你們的經驗和見解幫助小弟我。(很及切要解決此問題)

clarkhuang

回復 1# bernie820
- L( j3 f/ f$ ^- R; {4 K$ Z

妳好 我提供我的方法 就是加一個二極體  且 加完 最好跟你的RD說 並加入NETLIST 這樣會比較洽當

通常 加一顆就好了 除非真的很長，那就加大二極體的面積 就可以了  這是我的淺見     有問題歡迎大家給我指教  謝謝
# s$ {6 I6 r( P$ U
6 I5 h; w3 {+ T% w' }4 y一般我都會加在 CELL出PIN的地方

bernie820

回復  bernie820


妳好 我提供我的方法 就是加一個二極體  且 加完 最好跟你的RD說 並加入NETLIST 這樣 ...
5 W% D- ?$ A6 ^+ ^3 T% g! `; a" Pclarkhuang 發表於 2010-3-26 11:40 AM

0 c$ E6 b! b' d: \
  l- `3 Q. ?5 a8 k8 J9 q& E/ i

1 Y0 N, c3 Q# N1 j! E0 G. C
    請問您是直接加一diode嗎?
    還是直接用一個PN接面作等效??
    加入NETLIST是怕沒辦法整合是吧!(但若用製程的PN等效方式 應該可以解決這個問題)

# z1 M% w7 t8 r2 \% P6 E    那請問有可啥方法可以改善我訊號線過長導致訊號衰問題嗎 ?麻煩您了
5 s4 z( d* a% `- M$ w8 b
( G9 M9 P) R/ u0 g. R! C    也謝謝您的經驗

jacky_123

訊號衰減兩大問題: 加兩個inv 應該可以解決

bernie820

訊號衰減兩大問題: 加兩個inv 應該可以解決
. a3 G& l# W8 k) w* \) O7 }+ N8 }3 rjacky_123 發表於 2010-3-26 05:25 PM

9 J8 ]6 k) i% ~" g# J# a    我這個是類比訊號，非數位訊號^^a
/ ^$ {* u) L: y; \# x, \& H' a
: E" {9 n+ E# O$ i   所以用這方法可能導致訊號判斷錯誤!

clarkhuang

妳好  

就你的問題 我有跟我們的RD討論過   其實在一開始 座FLOORLPLAN 時候 應該就會告知你哪些訊號線要注意了，還有長度不要太過於長，
有兩個方式可以解決你的問題:
1.將此訊號線的CELL 移動到比較靠近要輸出或是輸入的地方
. j  c7 D) c8 U$ x. t  t2.從新LA過吧  
$ E6 S9 }  Y' o
: l9 ?0 F5 b. R% Y7 i! s! \  I$ ^所以 事前的 FLOORPLAN 很重要的  要跟RD好好討論 不然會做白工..    如果我的回覆有問題 也請大家不吝指教  好讓我快點成長  謝謝

lchuang

所謂訊號線過長造成衰減就是Metal導線的R增加造成,減少R可以把訊號線畫寬一點......

# X- G  x% K/ @, Q, p但緊接而來的是Metal導線的C耦合效應會增加~~~~以上並不是從Layout上看到長走線就會
8 s& C8 Q" w* a# ~. h; M. s  z* y4 C- p
馬上得知訊號得衰減,還是得透過RC-extraction方式把寄生的RC加回原本的電路上來模擬~~~
% [$ M+ N2 h8 T( z& j( O
才會確切得知訊號是否真的衰減或者是衰減的影響有無影響到此IP的效能~~~~~
, N0 R& P; ~5 U" d
講明白一些....如果訊號線接的是G端....那都是Mega級的R.....
1 v/ `* w$ r* ]9 c/ h
1 V/ U& v: `) i0 L# v跟你那長走線不到K級的R這些都可以加回原有的電路來模擬就能清楚看到了~~~~~

6 h: H8 h7 `$ IPS:訊號線再怎麼走....有一兩百已經很誇張了.....去看看一個單位Metal的R就知道囉!!!

bernie820

妳好  
/ O, p; [. p0 F# q  M6 d
' L$ {. d! g/ n* X就你的問題 我有跟我們的RD討論過   其實在一開始 座FLOORLPLAN 時候 應該就會告知你哪些訊號線要 ...
" k5 ]$ w  R) B; W' D4 Cclarkhuang 發表於 2010-3-29 04:42 PM

! B. S9 F( `# i; S    第一個方式我能接受

   但是第二個方案我覺得並非是layout的位置不好或者是晶體整合問題(目前我的是這問題)，
   有時我在想，如果就整體電路而言，電路實在無法把訊號線在縮短，那是該怎辦，
   有辦法像數位電路加許多緩衝器(就是一堆反向器)來提升輸出的效能的嗎?

    不過很感謝您的回覆^^

bernie820

所謂訊號線過長造成衰減就是Metal導線的R增加造成,減少R可以把訊號線畫寬一點......
7 q  c3 q  C2 V" D& L% x8 Y+ ]
但緊接而來的是Metal ...
lchuang 發表於 2010-3-29 06:11 PM

5 t7 A2 |/ V# y
6 }" |0 d9 E9 y    您說的也對
   但是畢竟模擬和下線回來的晶片一定有程度上的誤差
4 y$ Y/ L$ C: }: s6 r( z9 y
   而且現在訊號線真的有點長，有到兩百~~>O<