關於ECC-Decoder的效能測試....

rockmen40

想請問板上的高手，要如何利用軟體「有效率地」對ECC-Deocder做效能的Pre-sim呢？

目前我的ECC-Decoder是用Cadence畫出整體電路，由於測試效能必須將「大量的」輸入資料跟解碼結果做比對，因此測試的時間是一個很大的問題。
4 ~& [3 ]; K5 L  F9 R
手邊目前所擁有的資源是：
0 ?; z  G0 v3 ~7 @! B3 H3 h# e$ X
# s! |! ?7 L0 `' L. l  k# v- k! G9 ?1.使用Cadence畫好電路的ECC-Decoder。
2.模擬通道雜訊，並且可以產生好幾筆輸入的C語言程式。
* x  A5 J* w% _: x3.已知如何使用MATLAB畫出ECC-Decoder效能圖(只要有輸入and輸出資料即可)。

希望有請板上的高手為小弟解答，謝謝！
# ~) d) f+ |4 @, h5 N6 S
! u+ I! V7 d1 u* ~+ S# G8 s
9 o: K" {6 x. P  k1 hP.S.順帶一提，一次測試至少要輸入好幾百萬筆的資料。