PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
4 n- B! _) l) z  g) `/ T對於TX端有任何的影響嗎？

因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
8 l/ q; Z1 |* c2 D6 _$ \. E
, P- {1 d* y+ S* E混波之後，由於干擾信號太強而pll的phase noise又太差以致

; u+ o7 G* |# D# V. |7 Nsnr不足。
) I# |: z6 N' X
所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
$ ?( b7 j: w* w5 D# \6 C而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
& Q8 s8 e4 P" d, L因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
3 c9 [% ]8 K+ `4 ~* r' ^  _0 [  t像SATA, or USB就有明確定義TX的 ...
0 {+ B& F/ \' V7 q* Q( y" H' dfinster 發表於 2009-11-26 09:26 PM

6 {* }+ O: z* j2 U2 z聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
  g  E5 q8 u, ?+ b$ |5 n因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
$ c( P2 c# i/ u4 F( H! J7 ?0 f總頻寬3MHz，子頻寬300kHz
' I6 r- n0 R6 u3 yProgrammer / Controller Unit
3 n! @, E1 N( v5 eReceiver noise bandwidth 200 kHz
Antenna Gain Tx/Rx 　　　 2 dBi
% W- I# y7 o; RPower Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
; ^& q; h7 F7 mNoise Floor 　　　　　　　  -101 dBm
Ambient noise at receiver input  20 dB above kTB
9 q1 A. N/ Q1 m: jReceiver noise figure         4 dB
8 H% X4 m& m: i* N  V3 `跟傳輸上的耗損
Transmission Losses
Free space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
0 k3 ^9 [& R! h! C5 ~* `4 m2 gExcess loss (polarisation, etc.) 15 dB
Building penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
& W8 S  a; L3 L! M1 \TX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
( k: a2 q" A; V' y$ e& L知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。