2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
& i! s% h( {- T  v8 b* J所以想請教各位先進 正確的電容該如何畫
話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
) e3 U% ?* E% l* p5 h4 b
我附上我最後的布局圖 請各位多指教

bernie820

當然可以當電容呀...
在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
1 N: k- }, `* D$ l5 W# a+ n否則lvs決對過不了!!(電腦是很笨的)
/ U% j6 s- O0 f: w  _3 ^' d6 D不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
- _: t7 k6 k9 b) v因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
4 E" ]1 ]# }( \# ?" o2 R6 \所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)
5 H2 F* q7 I* \$ f7 D0 F
若你用平行板的電容外圍要加保護環!!

我看了一下圖示那應該就是說用金屬層(M)兩層
9 k8 B: k  r4 _. h, S- |6 D; U金屬層四邊要去角避免電荷積聚
然後想像一下電容的樣子
一定會有接點接出去
所以或用via 或contact接出去
8 S, d  P7 [+ X9 L1 v/ ~* k0 l但最大問題一定是w/l 要去算一下

你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
/ V) U" \( Y, x: `4 P6 E7 c: J通常會有一些些些誤差!(很難完全準)

打的好累= =zzz
多去網路上看看吧~
; \0 p. _! v: q* g3 V製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
8 h; o+ D* e2 h, b2 H2 E5 ?
1 R% u" ?% F# N' n* U0 k& ?爬一下文 應該有相關資料

% }$ W* \3 n# w7 Y) y& X% q, C  Z; a面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
: M: r: Y# f/ w# m+ O可是LVS卻說這電容短路..所以我不知道我少哪些東西
* C+ [! `3 Q8 J4 ?0 r這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
, i7 |' q8 `# {8 [* E  aCf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)
6 ^: L9 i5 Q0 q; y5 ^9 T
- X: ?" y1 S$ Y  O5 l: U9 c論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!

. {4 o1 A5 [0 Q! l! o6 W0 Z我大概有看過題目但我不是參賽者!

電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
: O, Q+ ^, F! k- z/ L, Q
& j6 l+ g" V5 I- ~+ \2 X數位積體電路可以用mos來等效一顆電容

也就是將s和d極短路而g極連接出去
0 Y/ ~" L/ G# Q; i  q
$ Y. ]- a" N+ ]) D+ V$ P) |這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容
$ |1 m5 ^. h5 d* c5 v
/ k) N+ a# Q; z. p  C5 b; @w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值

不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
# \9 J2 ^- @4 F7 s4 n
當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
畫好發現我Netlist要怎麼指那個MOS是電容
3 _1 T: J) R! l然後看一下LVS的RULE只有一行定義電容名字
0 b. j# }& ^5 i. T+ Cc. MIM Capacitor :
  h# r; j2 S( a; l' {& m4 B  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
; M, d/ ]- T& A% v* ~/ L/ C# N就沒了
所以好像沒辦法把MOS當電容
6 J( i/ i. ~6 j$ ?, I: O+ U! Q) S順便附上我看講義上的電容畫法是否正確
; h7 x) l' ^  b

lunarsama

; Z' O0 w( E! k
. ?4 p3 T  w9 m- Z清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
$ g4 l/ b" |5 a, ^7 {索性做一個試算表好了 也比較好找電容值
5 ^9 `7 q5 V' \  B做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
! X/ {' D* C' f" D3 i反正DRC/LVS過就好啦
2 H+ s8 O. G- U( T2 w樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
7 ]# _. X- j: ]" y6 Z5 J0 D$ xcadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向

5 V: X2 w. d1 `7 u& J& Q不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確
4 O/ j# H( f7 u# p8 L
順便把CIC電容表貼出來吧 看有沒有要吧
6 L+ ~- y; e. R, b6 V6 a

bernie820

一起多研究吧^___^
! ?2 V) L6 p8 B; U1 }+ ?
不過看你得電路畫法
" |9 U+ H  x+ y
" }# Q7 U% U, ?; z感覺像是數位電路
% W5 d$ I% g* M  _- t
p在上n在下
+ c1 T- ?- I; k: ^5 i" k
呵!

yuany

都说是电容啦。。那也得看上去像电容啊
画两个大的MOS管就好啦 fingers＝2
4 Z' O7 g. w! S$ c比你那样好看多了

lunarsama

我有去問碩士的學長
6 F, o# E8 k* q' x" p. j9 F他說今年CIC的design rule 只有MIM的電容規則裡
, l; B6 f  I1 p& F% {* z. I5 Z其他種類電容都沒在design rule裡面
所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
那就很有可能!!!

你說的design rule 過不了
我想你是說在cadence 中是用MIM電容
1 \% k  v0 }) _4 J" d但佈局卻是用MOS等效電容

這樣是一定沒辦法過的!!
" z5 @3 M/ j) Z- G$ m5 x4 q
! ~7 d/ _6 d1 J- n6 _, Z但是...如果在cadence中就用mos等效電容
那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
3 H  g5 M- s9 N7 T6 G. q" t那個老師說用叫的...是要怎麼叫阿...
/ h3 h9 y- Z! z# u該不會是叫一個NMOS或PMOS
) t: h. I7 Q4 @* ]+ g) u9 w( O8 w然後再把S端D端相接
在去算他的L、W、Cox?

egg

回復 3# lunarsama


: D5 X/ g6 ?: t: d    請問您這次比賽所使用的process是...
: z& R( @7 i5 `9 Y- g! [如果可能的話可以寄LVS command file給我
8 l4 h* z1 F0 r8 H3 B我幫您看看是哪邊出問題