2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
所以想請教各位先進 正確的電容該如何畫
$ Y# t# C$ I+ g3 Z" r  m5 L' m! F話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
$ z/ U% \: k% a) _, F& L
- Q, m8 o+ x+ y& J( H我附上我最後的布局圖 請各位多指教
( G, S' c3 n$ o9 \: G0 P5 Q( T; ^

bernie820

當然可以當電容呀...
7 `0 ^0 o4 a6 w6 V在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
6 u, _' u5 F, T. `8 O1 Q否則lvs決對過不了!!(電腦是很笨的)
3 y; S2 @# r  @" H1 f2 [  U不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
- T9 z2 b& `- ^: V8 J因為一顆電容就可以遠大於你所有邏輯電路的面積
5 M( }6 J1 X6 w: ~, a/ G! d不過我沒看到電路
所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)

若你用平行板的電容外圍要加保護環!!
) `$ p# M/ f5 c5 a# L8 m" [
" }/ m, s! `5 E) Q! ?, n* n6 l7 w我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
% D! C8 v- G* h. ~1 h& Z; `$ b! _然後想像一下電容的樣子
一定會有接點接出去
4 M8 {6 V: R+ d" X5 n- D' x, |5 q所以或用via 或contact接出去
2 D2 A! C- a# o5 o! H% E  B但最大問題一定是w/l 要去算一下
6 n1 _4 G& ]& Q* n
你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
通常會有一些些些誤差!(很難完全準)
& b/ E" d: g/ O$ R6 {' g: ^( |
打的好累= =zzz
4 ^+ |+ g7 N' x6 C+ j3 Y多去網路上看看吧~
製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他

爬一下文 應該有相關資料

面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
& B) T+ b; Y( L/ k* K( X所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
可是LVS卻說這電容短路..所以我不知道我少哪些東西
* `7 ?! R( ]5 W" M6 M8 u這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
Cf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

; E/ |, O: X+ _& U論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
) A. W& I# h. {4 m$ _" k
我大概有看過題目但我不是參賽者!
4 M# T% J% V3 c( C
4 ^. C+ b4 L- V電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
, H9 f& B6 }$ m! ~# E" Z
7 |* E7 C) ?1 B2 {4 T9 W數位積體電路可以用mos來等效一顆電容

也就是將s和d極短路而g極連接出去

這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容

1 w3 C" d1 w2 K$ C! d$ hw/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值
: F: i: T4 y7 Q. E* W0 I8 y3 a# J
% a* ^: D! }8 I* z/ d# ^不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!

/ B7 V; A5 c  {6 J0 ]0 e2 K當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
+ b, {) @& a. ]- Y" z% W" {/ d畫好發現我Netlist要怎麼指那個MOS是電容
# }( N/ Y7 q# `. r9 ~* L$ ^4 s. e: N然後看一下LVS的RULE只有一行定義電容名字
0 X  M* J* k; N: zc. MIM Capacitor :
: v4 C; t% Q" T& |/ u  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
, J9 u% K2 u2 {- s就沒了
9 S. n+ N; G- \* e: P所以好像沒辦法把MOS當電容
8 r; [# X2 B& a+ ~* R9 D順便附上我看講義上的電容畫法是否正確
- g( m0 `9 a6 M' V* P& W

lunarsama

清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
索性做一個試算表好了 也比較好找電容值
做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
1 i7 P% V' o& o6 A' A樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
2 k  @2 t  {; n3 z- Y- |- Y8 E" \MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向
  F+ W+ g1 F: T5 w. ~# N* a
; J3 J) I( R9 N! U" p; w) t5 }, N5 m不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確
/ n% R8 D( Q; t6 ]& L3 R
. G+ U  C' h, l0 K7 k/ x3 Z  ?順便把CIC電容表貼出來吧 看有沒有要吧

bernie820

一起多研究吧^___^
7 y" d! l4 _! @6 g7 h: g7 O
( K. J$ i8 R- f  x" J; e9 _+ N不過看你得電路畫法
- R. D8 Y! z3 \) B# Q
感覺像是數位電路
9 G4 O- R  e* n; Z0 r2 ]7 P2 s$ u
1 ^; c. s' P& Kp在上n在下

呵!

yuany

都说是电容啦。。那也得看上去像电容啊
画两个大的MOS管就好啦 fingers＝2
比你那样好看多了
  a1 A3 t+ K8 w7 i$ E4 `! K: G, r
8 p5 n, U9 T2 j, C

lunarsama

我有去問碩士的學長
他說今年CIC的design rule 只有MIM的電容規則裡
: X0 l! ~  f. {其他種類電容都沒在design rule裡面
所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
' Q6 L+ c, P. A' W$ @那就很有可能!!!
4 S; \, V& k; t3 n: P- w/ u" }
你說的design rule 過不了
我想你是說在cadence 中是用MIM電容
0 b1 o9 g& U+ G6 }6 i* Z  y; |( ?, |3 y但佈局卻是用MOS等效電容

2 ?% o1 [, ~( O這樣是一定沒辦法過的!!
0 c$ q, O2 t5 f! a+ b+ M, w
但是...如果在cadence中就用mos等效電容
  }7 Z. j+ c5 X" P9 K那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
那個老師說用叫的...是要怎麼叫阿...
! H! i! T- r( J+ h: J$ {該不會是叫一個NMOS或PMOS
6 f8 Y6 S, B( C2 w3 e. {# A然後再把S端D端相接
在去算他的L、W、Cox?

egg

回復 3# lunarsama
. L& D; q, r1 O* \

  p& i& m  S+ ~  r    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
我幫您看看是哪邊出問題