pn junction 的電路的設計與layout

gyamwoo

我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
也可以解 anttena rule的錯誤。其電路圖如下：

而我畫的layout圖如下：
. V9 b2 r) @& ~- z
( h# i. j  @' o9 F; Z+ h4 |( u# B+ X
我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
1 s7 P% v4 r* ~3 B  J我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
0 x: t4 \# A; R" F, `3 p  n1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
" I6 I& ~/ [" W/ U2.導通電流多大？跟pn接面的面積有沒有關係
' X" w+ U+ Q# v( J: V2 s  K3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係

0 i, d, j" H8 d" N  x+ S6 f拜託有人能給我一點指引，謝謝。

lu123sd

此貼確實有點意思~

6 O) Z! i7 ]# [% G* C
  n& `" L* l  p/ h' W/ V
9 i  D8 k! x* m8 X* ~
8 p4 I. D5 I5 l" ?2 _1 W
5 b2 U+ \# x& m: k3 w, x

# r" p4 Y/ G& c! p+ ?air max tn nike shox tn requin sacs a main jordan shoes