放大電容??

shadow600

現在在做一個project要證明這個電路會讓電容有放大效果
2 A& n  ~0 g7 Q$ h% E) @% l可是圖跑出來op輸出那點都是一條線，也不知道hspice裡面有無直接看電路電容值的指令    (這裡lx(mos)應該不行吧...)
想請問各位大大是否方向哪裡有錯或該怎麼解決??
謝謝~


3 U2 i( `- }* W0 V8 {下面是我寫的hspice code
.lib 'mm0355v.l'tt

.global  vdd  vss
vdd    vdd  0  dc 3.3
vss    vss  0  dc  0
. d  E. P2 m0 j: k
( R# n7 Y& ^7 \* \.subckt idealop 1 2
. E/ ^: a7 ^! m( r8 f: ]9 A% n4 p3 hEopa  2 0  2 1 1E6
.ends
, p3 r  ~6 g1 O3 ?8 P
R1  vdd   a  1k
R2  vdd   b  1k
C1  a    vss 1u

7 [2 {+ i1 L& @6 Jxopa a b idealop


vi a 0 dc=0 ac=1v
* T$ }& y- ]4 _- q8 s; i; q9 m# \
4 f0 g2 A8 a2 G: k' z; }.op
.tran .001ms 2ms
.ac dec 10  .01hz 100meg

$ y1 v8 E6 w7 q( \  ]0 g! s.meas ac uint_gain when vdb(b)=0
: D9 G) m8 w8 N/ @. w.meas ac phase_p find vp(b) when vdb(b)=0
; U5 ~+ X- T. x! ]/ ?: r.meas ac gain max vdb(b)
' R/ x2 S  L( k+ J7 N( s% V: x.dc a 0 3.3 0.01
.probe  tran vout=v(b) vin=v(a)
.tf v(b) vi
2 {  u2 i- J5 h8 u.probe   ac vdb(a) vp(a) vdb(b) vp(b)
.probe   dc v(b)
  [) W0 j6 ^. U. c. y8 z.end

jeffshein

這個電路我們已驗證過了  沒問題
建議你讓C  先充個電至輸入端的工作點
  F8 r) e8 e+ q7 U, D- e" t' w如此OP才會正常動作
" ]9 P2 T$ g6 i& w* s; v否則OP不可能去鎖你的reference 0V

adele

求两点之间的等效阻抗，最好的就是用ac分析，用Vtest╱Itest(流过Vtest）的电流，即为两点之间的阻抗，再看实部和虚部。

其实这个题目用推导的就可以了。

这类题目哪来的，还有吗？

renzhq

被放大的電容跟理想電容的不同是什么呢？頻率范圍方面考慮？這種題目從哪里入手呢？
# S+ T7 U" d6 [* [. M5 f2 Q謝謝

seanyang1337

The simulation results you got is correct (Got straight line).
: C7 ~( p$ H  Q2 ?: z" \4 |Causing you add ac source in a terminal.
6 L! B- j+ i4 O' F& DYou should using the way how you simulation the low pass filter.
You will see the 3dB freq. will change as you change you capacitor.
1 m2 t* w* m8 T; u" \  O' Q, _
[ 本帖最後由 seanyang1337 於 2009-10-28 01:53 PM 編輯 ]

finster

原帖由 renzhq 於 2009-10-28 10:08 AM 發表
3 R" u* B. t- l' _/ y被放大的電容跟理想電容的不同是什么呢？頻率范圍方面考慮？這種題目從哪里入手呢？
謝謝

; A% d- ?) T. n' ^' Y- B


5 Z3 Z1 o$ {) b" [/ L
' R0 Z3 Y- V$ r2 T% c* L+ D
5 R! h5 K! _! B! }這種應用一般來說都是用在需要採用大電容,而且是on-chip的情況
如PLL,或者PWM DC-DC
因為這類的電路需要極大電容
而為了節省電容面積而衍生出來的技術

adele

增大了C，减小了R，又有什么用？
3 q! K$ N; C) T( R0 j增大了C，减小了R，又有什么用？

mayluli1981

那請問依下這種技術能否運用在Sample and hold 電路的Ch方面

jesseyu

This circuit is quite strange, however. When we're trying to increase the capacitance, the so called ESR will also increase.