關於加guard ring 以及在lvs的erc error

gyamwoo

各位好。
; n4 r4 y0 L1 V我在CMOS_Transistor_Layout_KungFu這本教layout的小冊子中，在guard ring(GR)的部份讀到
; O& V- I2 Q& |1 @* F) k+ q6 i$ DNMOS要加 N型GR接VDD，可以吸附N型少數載子
PMOS要加 P型GR接VSS，可以吸附P型少數載子
; E8 ], K  r2 Z# t1 T+ L& F  W
不知道經驗豐富的你們是不是都這樣做？
2 F( b4 H, U$ Z# p; d7 W, B/ I一個BLOCK裡除了所需的POWER之外還有兩種型態的GR？
2 J1 m; N- B; j* d. m我覺得這樣有點麻煩。因為我想若是不管N或P，只要在外圍圍一圈N或P型GR，異性相吸，同性相斥。相
9 L" R' n% P/ H( j9 U斥的載子會因為空乏區的關係要走比較遠的路徑跑到別的BLOCK，這樣的影響應該相對比較小吧？
' p% c$ I5 i+ I
3 E* h8 w8 _; p! s8 ^另外，我是用TSMC 0.18UM的製程。在做lvs的時候也會有做ERC的檢查。我因為多加了這些浮空的GR
; Q. D( X5 w3 n/ E. O4 }造成我ERC有錯，是不是可以不用解掉呢？還是有方法解掉的呢？
& H+ E: @$ O/ G/ X附一下我的圖： 上中下的GR都是ERC有錯的部份，我問了CIC都沒回應我…難道這是非常小兒科的問題嗎？
8 e' k: }. f( r; S% u9 o# K0 K* L3 s
0 ]; b  x# x8 T6 h
[ 本帖最後由 gyamwoo 於 2009-10-23 01:10 PM 編輯 ]

gyamwoo

小冊子好像沒丟上來@_@
* Y  C% @+ }/ k% U小冊子好像沒丟上來@_@
- P* r. C. o: \" R. w1 i小冊子好像沒丟上來@_@
3 B- Q- z" m( v/ X/ N) L小冊子好像沒丟上來@_@
. J9 m2 }$ R( Y說實在的還不太會用chip123上的功能

clarkhuang

如果確定都有連接上了  此錯誤可以忽略掉

motofatfat

我因為多加了這些浮空的GR'
造成我ERC有錯，
是不是可以不用解掉呢？
還是有方法解掉的呢？
. K8 }$ a; E: A3 s! F& ^$ E
' U, x2 {  G; y/ W) g0 m* i儘可能不要浮接

如果確定都有連接上了
4 r3 j) e. \+ h3 |( k* X, ]2 y 此錯誤可以忽略掉
因為
有時候是 POWER NAME 沒在rule file 上
4 e, C6 p/ e( p$ H; vex:rule file 只認 vdd and gnd 是 POWER 和 GROUND
那你用 dvdd dvss 就會出現
" w4 ~1 l) d' _floating nxwell 和 floating psub

有時候是PSUB2  造成 一些  獨立 ㄉ PSUB

我問了CIC都沒回應我…難道這是非常小兒科的問題嗎？
% `; _4 M; G1 G: b------
) |5 ~" p# o0 I5 t1 j( D被你猜中了 通常只有菜ㄉ人 才會問這種問題
( l' b/ [0 T+ {; g; b9 Z8 Y就是常有一些菜ㄉ問題 讓 教授們 不想去回答
所以我有空 會在這裡 哈拉 哈拉

skeepy

你的圖浮接的PGR OR NGR有確實的用METAL接到VDD或VSS嗎？
你的LAYOUT DEVICE不是啥特殊的,這兩個ERC ERROR應該要清掉
2 N* X" {; F! l$ S% |才是.

12345

從圖看你的pring是floating,沒接到groud,erc會抓一定是沒接（但有的是有接蛋沒給ground name,這樣也會抓出來),我是會把ERC都解掉,建議ERC也要都解掉才算OK,不過有些ERC寫的人沒寫好,有些會有假錯,譬如hot well,也會被當成沒接到POWER,而抓出來,或者NMOS做在NWEL當CAP,這也會抓出來,會寫command file也能自己加上一些erc判斷,來讓IC WORK機率提高,commmand file還是人寫的,寫的人不一定會考慮很週到,自己會寫最好,不然就是給專門在寫的人去寫(大公司都有專門寫command file的)

gyamwoo

那兩條GR確定是會拉到chip的pad上，量測時會給vdd跟ground。
0 Y: p- F& M" n1 Z我覺得會認為是floating是不是因為我沒有接到任何一個mos或是device呢！？

gyamwoo

另外再討論GUARDRING(GR)到底要不要跟POWER接在一起，因為這會讓LVS簡單不少
9 S- y# P5 M* X. w' z是這樣的啦。以前在123上面看過說GR可以跟power接在一起，但GR的效果就不會比較好。
畢竟GR是要吸雜訊的，另外GR跟BODY或WELL會是逆偏的PN接面，有一空乏電容；如果接GR的電源或地是不夠純淨的話，其雜訊或抖動的電壓會不會耦合進電路降低CHIP的效能呢？
6 e5 O. z3 o& z0 b; {4 D4 |好苦惱喔