Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 12409|回復: 14
打印 上一主題 下一主題

[問題求助] 關於PLL的頻寬

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-10-10 23:19:02 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我看書上說
4 h/ z/ R5 L( ?% |( N* l7 w"迴路頻寬太小則迴路反應慢"/ n- M% S6 r8 ^) w( Y8 O
我想不透這是啥意思...QQ! O% v  d& w- O' U& ?/ W5 S- z
6 Z0 h& k& S' P& ^
以前學的頻寬應該是定義w3db(high) - w3db(low)
  a$ u0 Y$ }3 z3 u5 c所以直觀就是操作範圍要在頻寬內
4 j) G7 H& T+ x5 r6 `* v2 ^但最近看了一些書
8 j* T1 r) X3 ]4 h有點搞混- h# W/ z/ g2 J% g5 Z
想請問各位頻寬有沒有代表啥物理意思
3 D, v1 q' {" [0 |* c% ?(ex:追的速度快之類的)
+ f/ `5 @) C/ Z- \; x感嗯
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-10-11 15:54:00 | 只看該作者

迴路頻寬~~  要看電子學  迴路頻寬~~  要看電子學
+ Y. _5 y, b% @4 ]  L這樣教你   你才比較懂  你先看看書 我之後再回你
3#
發表於 2009-1-7 23:09:13 | 只看該作者
迴路頻寬小,迴路反應慢  也會造成鎖定時間變慢
/ l3 X5 q( u( y" \但此得到的優點是得到較低的phase noise
4#
發表於 2009-1-9 14:57:05 | 只看該作者
對PLL來說,
; f: C4 B- c( E+ D+ U- ^頻寬大 -> lock快 -> 但是jitter較大
0 n. Q  W# q3 m頻寬小 -> lock慢 -> 但是jitter較小
5#
發表於 2009-1-11 20:47:01 | 只看該作者
感謝樓上的分享!!原來PLL的頻寬有這樣作用,先前我也是不知道呢!!
6#
發表於 2009-2-3 16:02:48 | 只看該作者
所以說這是設計PLL的trade off.
" j1 w3 e! Y0 q9 P3 s人人都想要jitter小, 但又Lock快的電路.
7#
發表於 2009-6-12 13:39:58 | 只看該作者

這就是PLL的精隨阿!!

讓小弟我來稍作說明一下!!, S8 {, \" t2 {2 a

2 a- G/ E9 K1 D! ^6 y! N$ xType2的PLL基本上就是靠PFD將相位差偵測出來,然後藉由charge pump(CP)電流對迴路濾波器(LPF)充放電
& K# e- b; z$ A5 L4 }/ h! q
* g1 o4 r/ D# D所以重點就是..迴路每一次修正的速度就會和CP電流與LPF值有絕對的關係
. o3 ]2 G' f) k5 V6 @- l2 K& x7 q6 s$ O2 N9 m
而LPF值是藉由整體系統穩定度之分析所得來的,因此才會有人探討BW對於系統之影響...
/ s" H9 D8 k5 r
" C  g1 z) K+ T+ ~, q5 H, H-------------------------------------------------0 g; t; w5 P  ~& |0 g0 X
: k* e- d+ [, P5 j! \* A
用一個推導過後的簡單關係式來看 -> 迴路頻寬和迴路濾波器的電容值成反比(very important)
/ m- `# Z+ W. X9 O/ F" A3 c: d% [7 [
. \# p! X' j$ @8 G1 L4 O5 e1. 設計時若取"大"迴路頻寬,計算出的濾波器電容值較小,在電流量一定的條件下,每一次充放電的位準增加較快;
2 F. X, ]8 m$ g8 F" a, w. ^9 R3 n3 P, b
2. 設計時若取"小"迴路頻寬,計算出的濾波器電容值較大,在電流量一定的條件下,每一次充放電的位準增加較慢;
+ \  i: U6 y' X6 \
% a' F; ^5 [3 y& H( h, ?0 d) y以簡單數學式來看 : 大BW時為I*小C=大V(一次變化量大) ; 小BW時為I*大C=小V(一次變化量小) 0 k; g0 m5 ~' L2 R) X' [4 K

% k( o/ F% c8 v) _2 ?$ y+ h5 \- W由以上關係式又可得知 : 大BW時修正變化量大,所以很短的時間內迴路就會穩定 ; 反之小BW濾波器值很大的條件下,電菏幫浦對大電容來說其每次只能產生一非常小的控制電壓變化量,所以鎖定時間會拉長
9 R7 I- {3 f6 k, h) ^1 _" p1 K% }8 [% O8 B8 K& b; o( ^
總結 : ' ~$ U! n& S+ B: a- k
/ S$ S+ H; M3 P; t
大迴路頻寬 -> 較小的FILTER SIZE ; 鎖定時間快 * ]  H, ~: L* G$ r+ K

7 e7 c) B* f: l小迴路頻寬 -> 較大的FILTER SIZE ; 鎖定時間慢
7 N6 q0 v0 Y3 b0 V, `
-------------------------------------------------* M) z* M  g+ b# M  _  M1 B

* m7 K: C" q) l$ T但在抖動方面沒有一定的定論,因為你要看NOISE是從哪裡來
8 e; |" B+ z+ b! ~7 @
- o6 D/ X! V( e  R  |1. 一般來說,若當系統的輸入訊號有較大的抖動時,如時脈與資料回復電路的應用,則此時必需選取一個較小的迴路頻寬,因為整迴路可看成為低通濾波器,若你迴路頻寬設定的越小,將可抑制越多輸入的雜訊
/ `4 ~; n3 X4 f2 ~% K0 p' V  |" I0 K
2. 但是若系統要求一非常穩定的輸出,如頻率合成器的應用,則迴路頻寬就必需設定稍微大一點,因為電壓控制振盪器為一高通的特性,頻寬越大,將可以抑制越多高頻的雜訊。: m3 s( T: s" }  {

4 B6 P# \0 V2 i& F2 D9 v) H因此在設計鎖相迴路或是延遲鎖定迴路時,如何選取迴路頻寬值是沒有一定的答案,9 o0 D$ [7 l/ X- n# L* B

  X( v. f3 q+ N% z迴路頻寬和系統的抖動、鎖定速度、迴路濾波器的值..等等都有密切的關聯性,要視應用而定
5 }( T  `8 v; @/ Z; I9 E/ _9 ]/ q4 b& D8 q
以上為小弟之淺見,若有問題再一起討論囉!! Good Luck~

評分

參與人數 1Chipcoin +1 +1 收起 理由
semico_ljj + 1 + 1

查看全部評分

8#
發表於 2009-6-12 16:17:36 | 只看該作者
瓦,很多內容,謝謝各位大大~
/ Q. E2 \% M6 ]5 ~! y謝謝~對於pll我是一個starter,原來有這麼多的講究和奧秘~
9#
發表於 2009-6-15 11:42:58 | 只看該作者
Very good answer, I've learned a lot
10#
發表於 2009-6-18 23:40:56 | 只看該作者
B大好厲害喔~!!!( [8 i8 o. g. m0 Y6 x# ?1 _( B
超感謝B大的講解~!!!
, y% L7 `2 y1 t% W$ O( e剛好跟大大有著相同的問題~^^
11#
發表於 2009-6-19 13:14:28 | 只看該作者
謝謝B大的解釋- H7 c/ W- v3 i) _, N
! [9 o! L6 @$ B  e- i+ V9 y
最近也是在想這些問題
  ~! {+ @( Y# q% K
3 n+ f  B$ K+ \4 [2 J% J但是沒有像七樓大大這樣完整的思考
12#
發表於 2009-6-23 17:08:48 | 只看該作者
谢谢上面的解释
; x  `/ n% f- e- g真的很详细 透彻
. M4 R" T0 H! y3 D  G( I9 v' W谢谢了
5 ]( g8 T' r; ^! d
13#
發表於 2009-7-13 04:04:05 | 只看該作者
建議你看書中對於PLL 鎖定時間的推導公式。你會發現鎖定時間確實在式子上是跟頻寬反比的。
14#
發表於 2009-7-24 13:37:34 | 只看該作者
感謝大大的解說和提出,最近正朝向這專案邁進。
15#
發表於 2009-11-24 14:50:08 | 只看該作者
Very good answer, I've learned a lot
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-29 11:21 PM , Processed in 0.119015 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表