Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 13467|回復: 14
打印 上一主題 下一主題

[問題求助] 關於PLL的頻寬

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-10-10 23:19:02 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我看書上說) E* k6 `3 ~( ?0 d
"迴路頻寬太小則迴路反應慢"
: ~- h) s! _5 V+ M  y( e1 e8 M我想不透這是啥意思...QQ% o8 H3 f4 l: C! t

# A9 \3 [, ]6 y$ n( _& u以前學的頻寬應該是定義w3db(high) - w3db(low)7 l( H. X" a2 ^& V8 e% D4 G
所以直觀就是操作範圍要在頻寬內- g. W9 `* D% v7 m
但最近看了一些書
+ p. @+ D1 t+ j5 h3 A0 W6 c有點搞混( T. B: J+ `. Y7 J# |
想請問各位頻寬有沒有代表啥物理意思: x) N4 r8 a- R3 A
(ex:追的速度快之類的)
$ V* s/ q  p& |) _8 N1 w" |, m  Y感嗯
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-10-11 15:54:00 | 只看該作者

迴路頻寬~~  要看電子學  迴路頻寬~~  要看電子學
8 k, D1 B' o! D; ?這樣教你   你才比較懂  你先看看書 我之後再回你
3#
發表於 2009-1-7 23:09:13 | 只看該作者
迴路頻寬小,迴路反應慢  也會造成鎖定時間變慢
& q$ [7 l7 ^, P  m2 s$ `但此得到的優點是得到較低的phase noise
4#
發表於 2009-1-9 14:57:05 | 只看該作者
對PLL來說,
( ^2 l" }# \7 v2 q頻寬大 -> lock快 -> 但是jitter較大. ~2 C& Y( k6 A" o) n- e
頻寬小 -> lock慢 -> 但是jitter較小
5#
發表於 2009-1-11 20:47:01 | 只看該作者
感謝樓上的分享!!原來PLL的頻寬有這樣作用,先前我也是不知道呢!!
6#
發表於 2009-2-3 16:02:48 | 只看該作者
所以說這是設計PLL的trade off.2 y# q7 L7 I8 l1 ~
人人都想要jitter小, 但又Lock快的電路.
7#
發表於 2009-6-12 13:39:58 | 只看該作者

這就是PLL的精隨阿!!

讓小弟我來稍作說明一下!!
6 l5 }' _; D4 q: N( f# o& F: a. X4 |. z! K* Z# `
Type2的PLL基本上就是靠PFD將相位差偵測出來,然後藉由charge pump(CP)電流對迴路濾波器(LPF)充放電
* K. r5 C0 c3 s' @( M4 Q8 _9 B  N3 n* m5 w- Q0 `
所以重點就是..迴路每一次修正的速度就會和CP電流與LPF值有絕對的關係. A+ o7 `( h% |" Q( {8 ^6 w

1 y. O! A7 q* L. P  _% s( o而LPF值是藉由整體系統穩定度之分析所得來的,因此才會有人探討BW對於系統之影響...+ \1 V# ]5 \6 ?  o, \4 }

' E" s! Z) l# [3 _9 d/ @: V% _3 Y-------------------------------------------------
: ]& ~8 J- E, x& Q4 h% H- f& E" P1 N9 R, m
用一個推導過後的簡單關係式來看 -> 迴路頻寬和迴路濾波器的電容值成反比(very important)) \5 P; Y: k' ]2 e- D
9 b5 g. j) @0 l& W# ^  J
1. 設計時若取"大"迴路頻寬,計算出的濾波器電容值較小,在電流量一定的條件下,每一次充放電的位準增加較快;1 J7 a: J% ~9 I& Y8 r" g

/ l; l! H6 n( H7 s/ k2. 設計時若取"小"迴路頻寬,計算出的濾波器電容值較大,在電流量一定的條件下,每一次充放電的位準增加較慢;& y: [6 R2 O' m0 L

$ R/ r6 Q( Z  {4 J6 O+ n! N- B以簡單數學式來看 : 大BW時為I*小C=大V(一次變化量大) ; 小BW時為I*大C=小V(一次變化量小)
) A1 R1 Y9 z. ^/ W" j
6 i. u$ K  |; n5 d' d, [) R3 H由以上關係式又可得知 : 大BW時修正變化量大,所以很短的時間內迴路就會穩定 ; 反之小BW濾波器值很大的條件下,電菏幫浦對大電容來說其每次只能產生一非常小的控制電壓變化量,所以鎖定時間會拉長  b6 R+ b* v/ p$ D: T
  h2 N) X& k& B
總結 :
/ `) Y" J3 B6 ]: W. g: t  m! W/ Z! \, p7 r. \) M; P+ Z. i% m
大迴路頻寬 -> 較小的FILTER SIZE ; 鎖定時間快
+ n7 ^' _; [' ~  L4 t- d. G# \. {4 R  N# }4 a1 M
小迴路頻寬 -> 較大的FILTER SIZE ; 鎖定時間慢
3 i% m5 l0 Z8 g1 q
-------------------------------------------------. J$ x; w& N+ ?. P' [, h4 l
; R$ F% g+ U$ f, z( |/ T1 ]
但在抖動方面沒有一定的定論,因為你要看NOISE是從哪裡來
5 J6 [) v) N4 l  u% b  M+ v
6 @5 s- m2 {5 d& J8 z1. 一般來說,若當系統的輸入訊號有較大的抖動時,如時脈與資料回復電路的應用,則此時必需選取一個較小的迴路頻寬,因為整迴路可看成為低通濾波器,若你迴路頻寬設定的越小,將可抑制越多輸入的雜訊
& M& X8 g. t- Y. a
4 w& W" i# ?' w4 x( S2. 但是若系統要求一非常穩定的輸出,如頻率合成器的應用,則迴路頻寬就必需設定稍微大一點,因為電壓控制振盪器為一高通的特性,頻寬越大,將可以抑制越多高頻的雜訊。# n4 F) x, P* \6 g: [4 Y

& y9 T8 c5 B9 Q- E因此在設計鎖相迴路或是延遲鎖定迴路時,如何選取迴路頻寬值是沒有一定的答案,7 x# p& J" B. a4 U

) c0 U# o5 h* e5 E$ k迴路頻寬和系統的抖動、鎖定速度、迴路濾波器的值..等等都有密切的關聯性,要視應用而定& V( P. k2 |& U) D2 G

7 D5 c# p5 _& O: n3 w: k以上為小弟之淺見,若有問題再一起討論囉!! Good Luck~

評分

參與人數 1Chipcoin +1 +1 收起 理由
semico_ljj + 1 + 1

查看全部評分

8#
發表於 2009-6-12 16:17:36 | 只看該作者
瓦,很多內容,謝謝各位大大~
3 t4 ]" [' j% |) y謝謝~對於pll我是一個starter,原來有這麼多的講究和奧秘~
9#
發表於 2009-6-15 11:42:58 | 只看該作者
Very good answer, I've learned a lot
10#
發表於 2009-6-18 23:40:56 | 只看該作者
B大好厲害喔~!!!4 a. B2 A9 v5 x( H
超感謝B大的講解~!!!: X. @" o; V7 q. d5 e) }  k
剛好跟大大有著相同的問題~^^
11#
發表於 2009-6-19 13:14:28 | 只看該作者
謝謝B大的解釋; h5 J$ T0 u8 w1 }' x4 f

  x$ M" C- B4 u+ e最近也是在想這些問題4 ^- {9 J: V7 P

$ F2 J5 Y3 M$ X$ D- K但是沒有像七樓大大這樣完整的思考
12#
發表於 2009-6-23 17:08:48 | 只看該作者
谢谢上面的解释
! i2 \& W! M. \) v1 S6 q, D- Z真的很详细 透彻7 m8 ]8 U3 N- ]5 _6 e
谢谢了( u1 D! O# }$ w' Y
13#
發表於 2009-7-13 04:04:05 | 只看該作者
建議你看書中對於PLL 鎖定時間的推導公式。你會發現鎖定時間確實在式子上是跟頻寬反比的。
14#
發表於 2009-7-24 13:37:34 | 只看該作者
感謝大大的解說和提出,最近正朝向這專案邁進。
15#
發表於 2009-11-24 14:50:08 | 只看該作者
Very good answer, I've learned a lot
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-24 01:03 AM , Processed in 0.181011 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表