設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › EDA 設計討論區 › 求含latch的verilog code
返回列表 發新帖
查看: 7277|回復: 1
打印 上一主題 下一主題

[問題求助] 求含latch的verilog code

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-8-8 21:46:13 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位好- _" f5 Y9 D7 }& z* l  A
  u! j( F, Q+ b$ Z4 y: e0 Z
小弟想要一個包含latch功能的RTL verilog code
$ x+ R7 D* \$ q4 ^+ Z" `* R, \9 q位元數跟型態暫時忽略，什麼功能都可以(乘法器佳)，小弟只想參考一下
( _+ D1 Z+ @# S& ?# k有的話可否給一下嗎謝謝^^
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

chppy
2#
發表於 2009-9-29 14:48:41 | 只看該作者
4x4的瓦勒斯pipeline乘法器4 S6 u8 @& z( e: H% I5 ^2 V; p
' r- Z0 h; M& J$ T4 z( A' M- I
希望對您有幫助^^

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-29 11:22 AM , Processed in 0.172010 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表