惡魔藏在細節裡

mrj0702

各位先進好：
, z# \5 }; P+ }3 Y+ o4 o" P& U4 r　　小弟在大學才開始接觸這方面的知識，可以說算是十足的Layout初學者，也許下面問的是笨問題，但請各位新進不吝指教。
. M. C- S7 }. n小弟只有一次下線的經驗，而且還是fail的。是在大三的時候，透過CIC下線了一科教育性的OP(TSMC.18)並以此為畢業專題。
下線回來的晶片，每一科實測的結果都不同，而且跟模擬的結果有相當大的出入。
" k# V% j- I- M7 a/ v
( P9 |5 V/ F- Z+ t" k我的同組組員拿著當初我們設計的OP去面試的時候，那位主考官一看設計就直接了當的跟我同學說：「我們這設計是失敗的，對嗎？」
那位考官對我同學說　你們的metal I 跟 metal II 的面積不一樣，角度也不對...
雖然她最後還是應徵上了工作，不過這已經是題外話了。
+ Z8 J0 `% t3 o! |& f/ \! i; Q
3 k& l$ M# f4 L2 o' u$ N我重新審視之後，覺得自己當初的設計確實應該好好檢討。
0 H% b. C$ Z. r' p最近我想再嘗試一次下線，所以想好好的搞清楚Layout規則，而不再像我以前一樣，抱持著只要DRC、LVS過就好的心態來完成Layout。

我知道寄生的問題是很重要的關鍵，也知道Layout有許多小細節必須注意。
. m- r( P: }2 A- B也或許他有他的淺規則，只是我還不夠清楚、或者沒注意到。(小弟應該是前者)

對於這些技巧很是不熟悉、不清楚的小弟我想請各位先進提點小弟我，在畫Layout的時候有什麼是該好好注意的呢？
/ `6 ]: E5 K* x- L
, @+ H5 H* C" K8 s希望各位先進可以分享自己以前Layout失敗(或者成功)的原因，也許我接觸的還不夠多，能理解的也有限，但總希望自己能越謹慎越好！

謝謝各位！

phylis

opa確實是內部對稱比較重要，主要是因為他的輸入差動訊號對是否matching會直接影output，而且萬一這個opa的gain很大，mis-match還會被放大好幾倍。而這個是否matching主要是由opa本身layout方式決定。雖然有些rd會覺得說，訊號走線沒有對稱也沒有用，其實這是要看你這顆opa的操作頻率來決定。若是input高頻的訊號，確實連走線位置、長短、用哪層metal、一點點couple c 都非常care，若是一般幾MHz的話……還好啦，走線基本上沒有影響。但是若mos不對稱，lay不好，不管是高低頻都很傷。給你參考。

weidianwj

学习了学习了学习了学习了学习了学习了

motofatfat

在畫Layout的時候有什麼是該好好注意的呢？
5 x) q+ j2 L* F) }; I# I: _/ g
3 p2 C: t' p) B5 `! w要注意的事情 太多了

mrj0702

回復 3# motofatfat


    誠如您所說，我也相信真的有很多。
2 a1 o2 C  R7 l9 A4 S+ h但不知道能不能明舉或是列點出來，這樣也比較言有所物。

方便的話，我們用類比最基礎的原件 - 運算放大器OPA來討論。
4 J2 ?$ C2 v5 a8 @! ?% {6 ^3 K如果有列舉出來的細項我看到不懂，我也能自己去找相關資料。
  B+ X) v( a; y( b5 R  t8 y
3 x9 [1 ^! b2 f8 j- O  U2 z4 C3 ]& C就我知道而言，一個OPA的Layout對稱性相當重要。
而在一個OPA電路中，電容電阻佔了面積相當大的部份，而且也不易做到對偁。
- S7 |' O$ I( V6 [( v3 P
如果可以的話，也許您可以建議我怎樣的擺設可以達到較好的對偁性？
2 Y2 F+ A7 @1 v& o3 G4 ~: `  |而電流鏡偏壓給一級放大時，我可以考慮在差動放大的地方加上Guard ring來降低雜訊。
5 Q& y3 Q) S# F8 x, ~+ ~
諸如此類的，對於我這個初學者來說，都是相當重要且值得參考注意的。

小弟不才，不知道可否請您講的詳細一些。受教了，謝謝！

chang707070

對 Layout 來說 OPA 是要對稱性
1 a6 G2 B. C& x. }+ p但是有一次我聽到了...............
我的主管與RD主管的對話,讓我笑了
我的 layout 只有 MOS 對稱,走線大部份對稱
) C8 m. Z; K/ y! g, ^我的主管認為不好,後來我們去找RD討論
一句話精典名言 " OPA內部對稱, 那外部的與 OPA 相接的走線有對稱嗎? "