BJT或是DIODE在netlist中該如何描述..

sw5722

最近我公司的ic要從a廠轉投b廠,layer已經轉好了,由於designer在忙其他事,於是要我幫忙修改netlist,使它能對應原layout,
有問題的device經過改layer與model name大都解決了,包括正常BJT(指正方型的).
$ M/ O( V6 T; _8 Q2 p- ]但是有一種pnp型的bjt,它是兩端相接用來當DIODE的,使用在esd部份,卻一直無法matching,外型是正常的bjt壓扁拉寬,我試
過用bjt或diode的方式描述但是都失敗了,不知道原因.以下是原本投a廠時所用的netlist.
X75 14 VCC DIODE_4X25 $T=96800 -26500 1 180 $X=47300 $Y=-27000
.
.
  G- K9 h! z3 z6 j- ^  |4 G.
.SUBCKT DIODE_4X25 1 2
D0 1 2 DD AREA=1.4982e-10 PJ=6.12971e-05 $X=12000 $Y=12300 $D=25
  c3 g  f+ }5 L6 c- @& @.ends
0 P: d4 O; @' W* K7 o============================================================================
, J' d: l4 P2 W  z: R: \這樣在a廠是可以的,但在b廠是抓不到device的,layer方面,我參考過command file跟pdk,都照它的layout了,還是說我必須朝
- {+ _: E3 V; ~2 t. Rcommand file的修改下手,但我對command file不太熟,這個該怎麼處理.

motofatfat

把report 放上來看看
+ s5 T+ \8 f$ e; b有時候是要加  
BJT  dummy and DIODE dummy
才會認出 BJT 和 DIODE

terriours

看看CDF参数中“diode的symbol名字”，然后试一下在netlist中diode后面加上[$"diode的symbol名字"]，希望對你有幫助。

sw5722

Layout    Source         Component Type
' [) @7 J7 O+ c. b8 c                ------    ------         --------------
Ports:             11        11

' K; ]0 l. W& i5 u Nets:              23        23
2 ~6 P& O4 g! X% V  |
Instances:          0         1    *    M (4 pins)
                     2         2         MN (4 pins)
                     1         1         MP (4 pins)
6 U4 D( d3 Z2 [9 c, R: v1 t                     1         1         R (2 pins)
                    49        29    *    D (2 pins)
! s/ }+ K1 K8 ]                ------    ------
Total Inst:        53        34

6 m) J/ d6 K: w( z
3 K4 E( B8 l2 Y, w       * = Number of objects in layout different from number in source.
8 D  L# L, `% y
8 L4 A/ V; O0 K( W
9 W, d( |( _! t
**************************************************************************************************************
2 `# x/ K9 [+ o" W                                 INCORRECT OBJECTS
, O6 q% N' x; @) a# @- \**************************************************************************************************************
. ]2 p% d7 v$ X1 }# k0 a

LEGEND:
7 U: L1 `4 T6 G* i2 {6 f( f2 U-------
0 ~" k% o9 ?& ?& u) g
  ne  = Naming Error (same layout name found in source
        circuit, but object was matched otherwise).
  o5 h/ b) }/ t0 G+ K
: ~( U( A+ ~  J8 T  n( \7 M5 U
**************************************************************************************************************
                                   INCORRECT NETS

9 O# ]" a4 e6 [  `& |& l3 NDISC#  LAYOUT NAME                                               SOURCE NAME
5 L# V* }9 |! a5 m8 u**************************************************************************************************************

  1    Net GND(688.800,122.000)                                  GND
       --------------------------                                --------------------------
* ~7 s/ s0 L! }; c- V3 k
       103(833.300,87.000)OS                                   ** missing connection **
' l1 i/ F; a8 c  a       102(833.300,60.000)OS                                   ** missing connection **
$ J" V( @0 F2 U2 h$ U       101(833.300,33.000)OS                                   ** missing connection **
       100(833.300,6.000)OS                                    ** missing connection **
7 r4 K* W, G/ k5 v       99(787.300,87.000)OS                                    ** missing connection **
; q5 X- Y/ M% p) Y6 k: h       97(787.300,33.000)OS                                    ** missing connection **
       96(787.300,6.000)OS                                     ** missing connection **
       95(787.300,-21.000)OS                                   ** missing connection **
! K1 k  _- L' q9 D& m1 p! U       92(640.100,80.500)OS                                    ** missing connection **
3 ~5 p! F' V, X" J       89(492.500,80.500)OS                                    ** missing connection **
- k. Z' R( }. a       88(443.300,80.500)OS                                    ** missing connection **
       86(344.900,80.500)OS                                    ** missing connection **
       84(246.500,80.500)OS                                    ** missing connection **
       80(53.300,87.000)OS                                     ** missing connection **
       78(53.300,33.000)OS                                     ** missing connection **
# J! C9 t% t- A5 i' `+ v       77(53.300,6.000)OS                                      ** missing connection **
) N2 o8 Z, c( v0 c! T       75(7.300,87.000)OS                                      ** missing connection **
- r5 H; U' e$ j' T& M& v  m       74(7.300,60.000)OS                                      ** missing connection **
.......................................................................................................................
report其實蠻長的,大致來說,應該是從pad進來的diode出問題,dummy layer for lvs的部分,我都照b廠
提供的pdk以及command file敘述的加了,應該是沒錯.
. ~2 {6 c& n) ^4 E- c=======================================================
# q7 E% Y/ B1 g8 F" {3 k$ e關於"$"的作法也有試過,如下
D0 1 2 0 AREA=1.4982e-10 PJ=6.12971e-05 $[DD]
不知道這樣寫有沒有錯,這樣寫的話,report上"D"的source就會變成0.
" b4 f) Q% t: ?4 p9 N/ z) ^/ |& [=======================================================
另外report中的"M"是一個nmos in nwell的穩壓電容,後來是發現b廠提供的command file沒寫這部份
也不知要不要在這問,還是找b廠要他們寫.

motofatfat

另外report中的"M"是一個nmos in nwell的穩壓電容,後來是發現b廠提供的command file沒寫這部份
. a' I/ @. `& \* W5 g; Z) x  b2 G' b, ^7 [也不知要不要在這問,還是找b廠要他們寫.

這個 最好找 b 廠寫
! v' y; ~9 ?4 D/ `9 M9 e' `' N看來有任到 diode 了
6 ~5 G' K$ r4 z* _4 {7 Z# c' E但是你這個 netlist 似乎 沒有 BJT 元件

terriours

0 t: U( M6 W1 x1 Q! ?4 U

Layout    Source         Component Type
                ------    ------         --------------
) \1 V6 M' ]; `5 W Por ...
( u7 T: F) @( [! |) _, g! k+ e9 Vsw5722 發表於 2011-7-7 10:24

. p! p( T/ X7 \
3 O0 C5 Z7 I! M( k1 F你加的那個 $[DD]其中DD是diode正確的參數名字嗎？有沒有看CDF啊？呵呵
還有從calibre的report上看，source中地的節點不夠啊，给一个netlist和lvs rule中描写你所用的这个D的相关语句吧。
一起研究一下，应该不是什么大问题。

sw5722

D[DD]          1.8V diode P+/NW              (DIODE*TO*SP*TB-HV)
============================================
- d7 G: L+ o8 i$ w* {# ~0 H上面是b廠command file裡寫的,須要覆蓋的layer.因為a廠是直接把它當diode,所以對應到b廠,就是[DD].
* J0 ?% u9 x7 i( V5 u' N/ Y============================================
DEV D(DD) dpnw18 psd(POS) nwelcon(NEG)
8 {# S( ^3 a  DNETLIST MODEL "dpplnw"
    [PROPERTY A,pj
3 k" x1 n; R' E! Y7 V    A=AREA(dpnw18)
$ ^8 E! \: m0 ?2 b( b  q# w    pj=PERIMETER(dpnw18)
============================================
上面是command file對dd的描述,如果用bjt去認的話,好像中心那塊面積是要正方型如2umx2um,才能
認出.

terriours

sw5722，你好。
我想你的這個問題是純粹的symbol和command file 的問題，我想了兩個方法：
" h4 @" O5 H5 y$ A3 `. x1、將netlist中的D器件名換乘dpplnw；
( f) u) h& z, l5 B' y. G  {2、如果1不行，就在layout中用text層在D器件上標注上dpplnw字樣，如果還不行就應該問問fab里的相關人員。
希望能幫到你。

sw5722

D0 1 2 dpplnw AREA=1.4982e-10 PJ=6.12971e-05 $X=12000 $Y=12300 $D=25
=======================================================
之前有將netlist改成以上模式,但report就會變成以下
32    66(793.800,66.800)  D(DD)                                 83/0/D0  D(dpplnw)
/ f9 t$ O- i8 X$ b         bad component subtype
=======================================================
真的把它改成DD,也是不對,
, ]  ^# r" H6 @"就在layout中用text層在D器件上標注上dpplnw字樣",這個是不是將dpplnw當一個port阿,不太了解

terriours

按照你這次的LVS結果來看，已經快接近正確的結果了。因為現在只是報出了subtype不對，因為版圖上認出的期間是DD，netlist對了。所以下麵要做的事情是看看design rule中dpplnw的layer機構和cross section，看看需不需要ID層。然後還是改netlist，並且在相應的layout中標上dpplnw，然後再進行LVS，這樣如果不對就是要和FAB聯繫，修改下command file的問題，或者你自己也可以嘗試修改一下，問題應該就可以解決了。
' x4 U5 x( b) W/ X* B" m4 T: U7 `$ X
還有就是標dpplnw是為了配合device的ID層，讓command file 可以認到這個device，不是將dpplnw當成一個port，一個器件怎麼能當成port，呵呵。

% g! }+ J, V  G: I% p祝你成功。（我想這次應該可以了，~0~）

sw5722

ID層的意思是否為dummy layer,基本上需要用的layer都已經從PDK,也就是它
/ V; y0 R& a$ `9 L) k& i4 B( U的layout範例上知道了,command file也有註解,我上面寫的那個就是.
D[DD]          1.8V diode P+/NW              (DIODE*TO*SP*TB-HV)
DIODE可能就是你說的ID層吧.

terriours

這個我不能確定，因為這個要看design manual，那個裏面會有說明.
順便問一下，現在你的LVS結果到什麽程度了啊？

sw5722

DIODE是給command file辨識的層,TO是diffusion,TB是nwell,SP是pimp,HV就是
高壓用的層,在這邊是沒用到.
lvs 結果還是一樣,已經沒招了,應該command file是有問題的,還好這個tape out日期
2 S, R, T2 @6 K  Q6 B較久,不然會被搞瘋.