有關於spectre(沒有其他的tool)上用verilog-a作reliability simulation

babula

請問板上大大，
小弟現在想要用利用verilog-a module,
把 model card 的 某些 參數作 time dependence的變化，
7 g* g  y% n# i在跑暫態分析時，希望在跑的同時可以因此看到 參數隨時間變化 ,對電路output的影響。
算是作reliability simulation。
可是小弟自己試了一下，用verilog module去refer to builded-in device model
在跑暫態分析開始前就會把model參數讀入，然後就跑到分析結束，似乎沒辦法讓它在
中間有變化。至於直接用behavior 的方式，由於equation的參數太多了，變成我要
4 X" s3 W4 c/ |8 }, [# g把model card的參數一個個直接key in ， 也沒法完全和內建的model一樣所以就先不
考慮。不知道板上大大有沒有idea，謝謝

_Ryu

要是我的話，我會試一下用clock信號來觸發。
例如，對clock計數，同時改變參數。不過這不是連續的。

chungming

嗨  大大您好
  p" X# O9 S  r5 h您的想法非常有趣哩
+ w, M7 N* D& W# {: X5 p我在模擬電路也常遇到這種狀況
! ]. B, h3 u/ j# b. k" r希望參數可以隨著溫度變動且做tran的simulation
$ k1 k" c  B4 Z0 _6 w: l. C# |5 G不過一直想不出來該怎麼做

就我所知spectre或是spice要做tran分析時
# V0 S  w* G8 Q) Gspice會將元件以"大信號模型model"取代
這時model card的參數會被帶入到此模型中
然後依此模型做時域的分析
9 _+ k9 {! d6 T9 J8 ^那想當然此模型一旦被決定後即無法再以另一模型取代
/ G& p" C/ T, ?6 C1 y想想看如果突然改變一參數帶入  則model將不連續
3 k' a( T4 v% J不連續將造成transcient不收斂
3 S, N3 d6 v' m1 B0 Q* ~亦會無法得到結果

這是我的猜想啦...........
我也是一直想知道有沒有其他方法可以做到
+ F4 b8 G* x  wverilog a 我用過但是不熟........
溫度隨時間變化在業界其實常常都會碰到(甚至可說相當重要)
% a8 m  ?$ R0 ]8 E6 z; `要是可以輕易達到
我想spectre和spice沒有理由不去做
! s6 g; p$ C. B8 F9 M$ K6 t應該有它困難的地方吧~!