想問一下DE2-70的問題~!

zero183642

我在試驗DE2-70的時候,發現有些範例程式在進行編譯的動作時
1 R5 E+ F' ]3 B- I會出現這種錯誤
& `0 s7 }( }8 c7 X4 r$ W
Error: Can't fit fan-out of node DE2_70_SOPC:sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0 into a single clock region

3 e9 y" r, K' C3 [* R想請問各位前輩知道這是什麼問題嗎?因為我是要做嵌入式影像的,偏偏只要有關於影像的程式都會跑這行錯誤
! t' E  i9 m8 G& @0 [( y影像的輸出源是 友晶在賣的 D5M
( s; I5 {6 D# i1 ZQuartus II的部分原本我認為是我軟體的問題,所以我又重新安裝一次
* t$ c) N; g! T4 u但還是會出現這種問題
$ X: [) ?' l( M% Z' [5 l
; y* c* z. M, J* z1 Y: F同樣的軟體我有去編譯另一塊板子的程式碼,是Stratix II系列的
0 o' M! Q: e$ \" {1 M是可以編譯完成且可以下載到版子的
所以想要請問各位前輩,這是什麼問題呢?

tommywgt

找FAE問吧!
. T6 q* x! [, R我猜是FPGA內部routing resource的限制

$ @% s; ?' m" g* w  P小小的修改一下code應該就可以了, 但是最好是找個有經驗的FAE直接幫忙debug比較快...

zero183642

嗨..你好
對於這個嘛..
8 V+ ?( M$ Y3 T我有直接寫信去友晶問了
7 {$ r' O  p: Z: {# Y; G; a只是他還沒有給我回覆
# ^# _' h9 Z  g% g+ v, n+ ~但這個問題已經解決了
# z4 x$ O6 m6 f/ L- L. ]. {7 K" e我聽我朋友說他之前也有過這個問題
但是更換Quartus II的版本之後
就可以得到解決了
原先是用 7.2SP1
2 _' m* U" e& S* D3 d" h我看他用8.1編譯是可以的
) X6 @2 i' j4 q0 O+ v4 I. M我現在更換網路授權版本9.0也是OK的
雖然我也有去查Quartus help
! E/ z- e- X; k9 T3 w* @, ]% H但是程式是友晶那邊寫的,加上自己是verilog的初學者
9 w7 H$ R- T' X$ A9 k  n+ R- K所以沒有辦法解決這個問題ˇˇ
! r' k1 u( ~2 Q4 V* d因為如果可以的話,我還是希望能夠繼續用7.2的