設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
, f3 k$ B% r# k1 H( m  ]- O5 ~
  y* j+ m' [0 ?, F5 ?" J6 pSource端及Body端接GND，而Gate所接之電路此時不會給gate任何
  b5 ?$ A2 ^& r9 U) z  k
& b! S( v* m- C; b$ Q電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
9 G* p/ _: X( C- \
( X6 Z. U; a; M4 X" w+ z- x8 g) K，這是為何?

- o- D' i: x- l4 Q9 T5 V電路可以想像成一個NMOS，NMOS Drain接電源16V，
# L& A3 I* o$ }, G
" W. D8 ?  d4 I* HSource端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt