一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
2 w  a: E2 b% C: k) H# Z% X可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis

( c6 J  d  M  @# Z不知道是不是我給的訊號有問題:  
/ Q) S9 {+ U% J- h# i" R* b5 i.op
0 m8 z* ?! }* R, s.probe v(data)  v(clk) v(q) v(qb)
.tran 0.1n  50n
+ t5 ~; @: {) l/ Z
5 ~3 x- d, t% O
Vdd                VDD!        0        dc        3.3
6 N) C8 w% B5 t% q" }# qVss                VSS!        0        dc        0

2 B+ w6 ~# `- x  W4 \: D% c& Kvclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
vin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n


請各位前輩指導一下小弟!!

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
除了樓上大大講的要檢查外
檢查你的電源.global vdd gnd
我覺得你vdd 跟gnd的node好像很不一致
3 C4 @6 _- P8 c這也可能會導致小電路出現internal timestep too small in transient analysis

vjc5

我認為是初始值的問題.
數位電路做模擬時, 常常會忽略
6 t3 b+ Q! M' H5 r2 c$ w3 `參考囉

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了

看來是我的時間設定的問題

謝謝各位大大的意見!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^