DRC所出現的問題？

shihchia

1、ｐ0.R.1 (@Min poly area coverage <14%
DENSITY POLYI INSIDE OF EXTENT < 0.14
poly_DENSITY.log: 0.6 6.3 65.35 28.1  0.0940808
/ Q2 m3 m! \0 x2 Z) X* g9 |
2、M1.R.1 {@ Min M1 area coverage <30%
DENSITY M1I INSIDE OF EXTENT < 0.3
! ~: v$ e  l' a5 M- o$ }M1_DENSITY.log: 2.95 4.75 67.15 30.25  0.250681

3、M２.R.1 {@ Min M1 area coverage <30%
DENSITY M２I INSIDE OF EXTENT < 0.3
M2_DENSITY.log: 3.7 7.2 68.4 26.3  0.0331737
3 A- [: g& |2 P; A2 p( D: U
: C3 s3 T( \1 n0 A7 X: o
最近在layout全加器，在DRC時，遇到的這三個錯誤訊息
2 D+ h6 l, j3 U* u大家幫幫忙，一起替我解決一下唄
* l7 ~4 b: k* W: F謝謝啦！！！

小朱仔

這三個錯誤只要多補 poly metal1 metal2 dummy就可以解決了
像ploy gate要14% 但你只有9% 所以還要在努力加很多dummy poly這樣就可以過了
) d4 C2 e1 U8 v9 I9 c% g其餘依此類推,製程廠會要求density要夠是因為怕密度不足會造成Top Layer過重壓誇下層所以建議還是補滿

sw5722

像我們通常在小block時,這個問題會視為"假錯",
等到上層整合時,再一次補齊.
9 I4 k6 d& L0 A+ A, ]4 E* C7 M高密度是可以增加良率的.

cjchao

非 chip-level 時，可視這個問題為"假錯"，不需解。

motofatfat

通常在小block時,這個問題會忽略,
% E- e! r6 w$ W; d& Z& L等到最上層整合時,再一次補齊
或是框出不補ㄉ地方後,通常是類比或重要ㄉ地方
3 x; D0 J6 j, k% [+ G讓光罩公司去補

u9513349

area coverage <14%
* q8 @& Y) E5 [# ^. o
: j/ C+ x: `; M! l& V% c! Y6 darea coverage <30%
) _0 X# n% a+ Y# l- t( y! P
在drc來講是正常的(那是當作業,非下線)
+ \% {* R& ?. {8 z' l
$ p$ @( B) X9 d如果要下線的話,就要補滿ｍｅｔａｌ　和　ｃｏｎｔａｃｔ