關於Layout 錯誤的問題

saicloud

請教各位大大:
小弟把PMOS的B和S接在一起，做LVS比對的時候結果出現錯誤~
; C8 h0 |. w  [  N: p有什麼方法可以解決這個錯誤嗎?
- d% B5 S! M$ Z" C2 g$ ~以下是錯誤的內容:
                         DETAILED INSTANCE CONNECTIONS

) ~+ q/ ^* w! N7 x       LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************

          (This section contains detailed information about connections of
8 P/ d' b  l% ~# c. _9 d           matched instances that are involved in net discrepancies).

8 y* I: C8 F( `" n0 v--------------------------------------------------------------------------------------------------------------
2 i& {6 E$ w  }# p' h: e
       X75/X510/M0(27.557,70.742)  MP(P)                         MM3  MP(P)
         g: X75/8                                                  g: net20
9 l9 G2 }6 w, |: y. r2 S/ v         s: GND                                                    d: GND
         d: VOUT1                                                  s: VOUT1
         b: VDD                                                    ** VDD **
         ** VOUT1 **                                               b: VOUT1

/ X8 o  F/ g2 U5 q# T) T5 o# v8 `--------------------------------------------------------------------------------------------------------------

6 i! _! ~. q9 Z8 `) m$ s: [( W       X76/X510/M0(47.789,70.742)  MP(P)                         MM11  MP(P)
         g: X76/8                                                  g: net021
         s: GND                                                    d: GND
- h8 f$ U* @. _+ [& _" ^  o# ?         d: VOUT2                                                  s: VOUT2
         b: VDD                                                    ** VDD **
2 W, _( @, \" u+ E5 o4 C6 a/ ]         ** VOUT2 **                                               b: VOUT2
****************************************************************************************************************

0 W+ D* }4 r- @8 ?  h, w% M. _# r                                   INCORRECT NETS
& k$ P- A$ p1 h/ j
DISC#  LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************
* t! H: @+ u( K2 A$ \
* D+ I# g% L" Q  1    Net VOUT1                                                 VOUT1
7 O% b! S6 Q. H       --------------------------                                --------------------------
      
       ** missing connection **                                  MM3:b
      

--------------------------------------------------------------------------------------------------------------
, M4 P0 T+ I4 v! u7 I" k7 }) h
  2    Net VOUT2                                                 VOUT2
       --------------------------                                --------------------------
3 f. [+ R' [9 R( ~% O      
       ** missing connection **                                  MM11:b
      

--------------------------------------------------------------------------------------------------------------
: @# V5 S. n/ o* `6 T) [
  3    Net VDD                                                   VDD
       --------------------------                                --------------------------
, {4 t7 u4 }1 J/ }      
- U1 A/ N! U5 X1 H$ ~       X76/X510/M0(47.789,70.742):b                              ** missing connection **
. O5 w& C' @  Z$ i$ _4 X       X75/X510/M0(27.557,70.742):b                              ** missing connection **

egg

版大....
你的N-WELL有切開嗎?!
report看起來好像你把那兩顆PMOS
做在VDD的N-WELL裡耶
檢查一下吧
這兩顆PMOS要有屬於自己的N-WELL
) Z& s- `- l" Q$ s# Q/ Y. i如有說錯請多加指教

saicloud

感恩~
後來我把兩個PMOS的N-WELL分開，做LVS就正確了。
想請問你怎麼判斷呢?

egg

其實也沒什麼阿
由report看出那兩顆PMOS的body與netlist的對不上
加上版大您說MOS的S&B已經接在一起
  ?! t( k8 ?( t. H' G8 I" i根據經驗...就是N-WELL不小心short或是
N-WELL給它弄成同一塊
$ G& N5 s2 ?, a1 w2 c不知道這樣的解釋
9 N, X9 A3 o7 o4 q/ s* U9 r. {滿不滿意呢?!

saicloud

嗯嗯~有較了解。
! U/ O! Q+ N! o$ N; x5 l謝謝教導~^^~~