|
|
你可以看看謝永瑞寫的vlsi概論 這本繁體書的介紹吧@@
& ]% F! G" _ i1 S% ]最簡單的一句話就是：探討vdd與vss短路的現象!3 w3 a& o% f- b- ^. }. q. e$ k
因為電路裡面因寄生電阻而產生寄生電路，而從寄生電路中可發現若寄生電阻越大將會使得vdd與vss之間的2棵TTL電晶體導通電流越大，於是當非常大時 vdd到vss之間已形同短路，這時就稱為latch-up 。
3 k; V" L- i) Z$ W- K書上有畫它的寄生電路給你看，你看了就懂了!7 l/ g( C. M2 y1 Y
而為了降低此現象發生的可能性，則是想辦法降低其寄生電阻，書上就有提到佈局中用5種以上方法的介紹!
! @ ?. E* Y4 E8 E' z+ [/ h7 ^) X# A$ P" Z/ y1 O
不過我很好奇的是，不管是什麼現象問題 ，最後不是只要看post-sim波形好不好 就行了?
) E, P4 j7 N9 o+ h1 m如果發生latch-up或其它初學者所不知的現象，我想跑post-sim時波形應該就會明顯的有問題才對! 所以畫 layout就是要想辦法把post-sim給跑的好就較不用懷疑會不會還產生什麼現象，只是畫很大電路時 這layout技巧 就是最主要的學問了...4 \9 I. B% k! ~- p; n1 j! u. k
以上是小妹個人 看法，如有誤 請幫忙糾正 謝謝><
/ r% U) R) z$ s8 S% V" f3 f+ s% A4 d" N# @/ I' _) y- q
另外像latch-up現象若發生，但你跑drc、lvs應該就不可能過了阿@@
0 A7 t' ?9 u1 O' ~, s* Y. K
5 \8 _8 F+ r' B8 s9 n* O. r- a[ 本帖最後由 君婷 於 2007-11-13 08:47 AM 編輯 ] |
|
IP卡
狗仔卡
發表於 2007-11-12 23:30:34
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
樓主