Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17021|回復: 4
打印 上一主題 下一主題

[問題求助] 關於雙保護環(double guard rings)煩請高手解答

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-5-6 20:12:40 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我目前在青輔會受訓非本科或相關科系學生,日前去面試時被問倒了...面試官問我一個問題要圍雙 guard ring 的用意在哪裡?假設一個Pmos已經圍了一層N GUARD RING那外面一層要圍N還是P GUARD RING?假設是圍pGUARD RING 那工作原理是什麼?>>>這題應該是我不夠努力∼所以我回答不出來,我只知道單層的GUARD RING; w( N7 t! S' a7 \. P
以及放DUMMY的用意是什麼?我的回答是:防止過度蝕刻,當做備品用 但是面試官一直問我還有呢?還有呢?然後跟我說:你準備的不夠....但是我查了一些資料,大部分都是說這些,難道還有其他功用嗎?希望高手能幫幫忙,謝謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
推薦
發表於 2008-5-7 23:45:28 | 只看該作者
我在之前的公司有lay過double guard rings,內圍是用PTHIN guard rings,外圍是用
! F2 Z. T7 w. ?2 \. ^& oNwell+NTHIN(甜甜圈結構).主要就是用來防止noise,那時是圍在Oscillator外圍.
* ?; O) A! ]8 s- }0 e! R& K) l- C4 A7 `) _. {
Dummy的話,不知道你指的是那部份?? 引述一篇paper " SmartExtract:Accurate Capacitance
1 h/ B  W* t  z( `2 BExtraction for SOC", 這裡提到的dummy是指layout完成後,在每層layer空曠處,補上同一layer 3 w/ \0 f4 D0 q9 a- `+ F1 x
dummy, 為的是在CMP process時,有較佳的均勻性:
, F2 A, y) m& ?( mDummy(or fill) metal is introduced in the interconnect process flow to enable uniform5 k# F  G6 {5 U5 Z3 Q* q
thickness control in the CMP process. Dummy metal needs to be treated as floating metal
2 d% k% V3 d8 A* E' nunless it is intentionally connected to a constant potential. Floating dummy metal
8 t3 [( d& I, oessentially acts as a capacitance divider.! {6 I; e% N, R# ^# W/ e
另外有一種dummy, 之前我在做analog layout時,會在需做match的mos旁,故意lay半顆或整顆
& h6 r/ B. _9 }; Y% `mos,除了你寫的那些原因,我想是因為實體mos的邊緣不見得是像layout般的四方形(what you draw is not what you get),可能是梯形或不規則多邊形,製程上很難做到如此完美,所以為了確保
  M- \! q+ m9 @主要的mos的完整性及對稱性,在mos旁再多加dummy mos(不要讓主要mos成為最邊緣的部
' U! S$ T1 `: S$ y4 x份).以上是我自己的想法,歡迎各位先進指教
2#
發表於 2008-5-7 07:59:04 | 只看該作者
我不常畫layout,就我知到來講...; A# W' K9 D* W# _. a3 L
DUMMY最常用功用就是你說的那樣,或是用來match(Pmos接GND,Nmos接VDD)
5 a9 v  n: B: r0 a* F2 g' ^GuardRing主要作用防止雜訊干擾、latch up(圍上後newll及psubstrate上的阻值會變小)
. c8 L( k/ u, {$ Y$ N* L( u) ?第二圈的話就選與第一圈相對的type...主要好像也是防止雜訊干擾
6 T% U- O) \- S" q/ l/ ~因為畫了第二圈,此區MOS與另外一區MOS間的距離增加,干擾就會較少
4#
發表於 2008-5-14 10:45:28 | 只看該作者
會加double guardring應該是要防止latch up 發生。
9 E5 y2 _+ D; e$ L9 g) M* K一般會加再whole chip  OR  敏感線路的外圍,
3 l! J. v0 h( i( f$ g  z  Z至於您提問的問題Pmos已有一圈N那如果造再加一圈應該是P or N?
6 X% L6 V3 E8 q5 I4 [+ q答案是P! H  |9 [/ @  p# h7 u1 N% R
你所問的那個情況應該是ESD proetcion吧?
( w0 @* l4 @% K' i" {( u: T, x/ u9 _( ~: J1 a6 G4 i7 ]; s. M8 E: Y
至於原理~~~~~
5 m8 b1 V( d6 ~! b  l3 W他叫做(Pseudo Collector)  }* g6 P( f+ {% w7 t# j" x
他是要降低等效latch up線路的集極電阻所以....有點忘了。
* o8 Y% h/ x4 D6 y& X6 u反正等效起來第2圈ring會剛好是並連許多集極。6 N/ l. o' k. I" M* t& ]
這可能要去查一些paper了。
( v' s* J8 `/ x
/ k4 T8 o7 ~9 t1 P& m; A7 z1 x6 `  K. `6 N: n- ^4 C, D
至於dummy 就是你所回答的那樣,面試官那麼厲害,叫他講出另一套作用來。
' _% i$ x: W, o: t0 M" m: t& j他只想考倒你而已。
' J- O2 y7 \. I! A, u2 D4 c& p8 `1 F" {& M9 [- g
[ 本帖最後由 arthur03226 於 2008-5-14 10:47 AM 編輯 ]
5#
發表於 2008-5-14 14:19:17 | 只看該作者
說錯請指正,除了過度蝕刻之外,可以順便預防 LOD 效應嗎 ?
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-10-3 07:22 AM , Processed in 0.111007 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表