Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8103|回復: 4
打印 上一主題 下一主題

[問題求助] DRC 出現的錯誤

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-1-6 23:58:36 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
在DRC時有兩個錯誤不知道如何解決,又看不懂希望能給我解答。
8 G! x  w+ _3 X! {7 g' c! d% \6 `謝謝!!% F, ^6 X- G4 n$ r/ n$ u& M
1. PO.R.1 { @ Min poly area coverage < 14%: B9 ]) V- p7 l7 l# P
   DENSITY POLYI INSIDE OF EXTENT < 0.14 PRINT POLY_DENSITY.log& n1 A; @% f) x9 O8 i% A
}5 n0 w) G. z; A  G
2. M1.R.1 {@ Min M1 area coveger < 30% + ?+ `' z* e/ m  _# O# Z
   DENSITY M1I INSIDE OF EXTENT < 0.3 PRINT M1_DENSITY.log9 p5 B* @% g6 v, G: Y7 w+ h( l
}
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂2 踩 分享分享
2#
發表於 2008-1-7 00:24:58 | 只看該作者
如果你是要下晶片,那最後有多餘的空間上補上poly &metal1即可
0 m$ c1 V4 S* u7 f8 |  d. O# t- c如果你不需下晶片,那這個跑DRC時可以忽略5 d: u+ G. j. s" ^
PO.R.1==>poly面積佔總layout 小於14%/ j- Q% E' \5 G0 r) ]% E6 I$ w
M1.R.1==>metal1面積佔總layout 小於14%
3#
發表於 2008-1-8 09:54:33 | 只看該作者
說的沒錯,但好像有筆誤:9 _. e% _& U5 `, \$ N
M1.R.1==>metal1面積佔總layout 小於14% ---> 小於30%
4#
發表於 2008-1-8 17:08:51 | 只看該作者
一般 POLY & MT1 density 不夠應該是 whole chip device 不多造成,如果 chip 還有面積的話,建議加一些 VDD<->GND MOS CAP ,如此可以同時提高 POLY & MT1 density .
5#
發表於 2012-2-3 19:05:14 | 只看該作者
小弟的淺見...# x6 W( Z) ^) Z: R
這應該是poly與metal的density的問題....5 T$ U1 R' Z, i/ v
PO.R.1==>poly面積佔總layout 小於14%% }% C6 f1 b+ `% H& p
M1.R.1==>metal1面積佔總layout 小於30%
: d9 g! S6 l# O' {好像增加poly跟metal1就可以解決的樣子
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-1-4 05:03 PM , Processed in 0.164009 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表