请问IC的设计流程如何

windflowerz

是否也和其他产品开发一样分为dvt,evt, pvt阶段？
如果判断wafer的良率，还是必须等到封装之后才能作完整的测试？
* D4 |$ X0 R0 w8 [那么ic的test是如何做的呢？除了测量硬件电信号之外是否也要用到JTAG和微代码？然后再用完整的平台进行测试？test case是如何设计的呢？

非常感谢：）

tommywgt

好多的問題哦...
5 }4 {4 `" h" F2 V, Y% O哪位大大願意分享一下從RTL, pre SIM, scan chain, P&R, post SIM, ATPG, 這些東東完整的流程分享的一下的. 還有on wafer test跟 test on package的, 也有可能做system level test. 這些東東的差異?
/ u2 V* R) W1 g- `
" z3 m( z+ _% N' M給不能吃的RDB如何?

windflowerz

真是不好意思，因为完全没有做过这种工作，所以提出的问题比较大，好像很难回答
! k, p* O" \$ k6 c2 z6 d我也愿意给RDB呢

sakho

RTL->RTL-SIM -> synthesis (netlist) -> pre-SIM -> scan chain & ATPG -> P&R -> SDF -> post-SIM
1. RTL Coding 完成 + RTL-SIM 沒問題，才做Synthesis.
2. Synthesis時，加入適當的Constraint，例CLK-tree, Input-delay, Output-delay....，而後產生出netlist
( o4 X  C! }5 Z* N: e+ Q3. 用產生出的netlist+RTL-SIM的Bench跑 pre-SIM
9 k' x% m' }8 N( ]0 V3 C4. scan chain + ATPG一起包進design中
7 U3 @- i4 o2 J+ K8 @% J; Z" K* y5  P&R Place & Route
; u/ D! I; K# a0 T6. 從繞好的電路中，抽出SDF
* ]! x/ z) ?' h, @8 y7. 使用同樣的bench (RTL = Pre-SIM = post-SIM)，跑一次post-SIM
$ V! e& c2 W6 P3 I6 U. K6 j" `
on wafer test : wafer出來後，尚未切割時，所做的測試。
test on package : wafer切割完成並包裝完成後，所做的測試。

) q5 F, S1 @. H小弟才疏學淺不知道有解答到你的問題嗎~~
5 s' g) c( A- X
[ 本帖最後由 sakho 於 2007-8-28 10:19 PM 編輯 ]