PLL post-sim

bigbigbird

不好意思  小弟想請問一下
0 L- c$ _3 T. j& nPLL pre-sim和po-sim完的頻率會掉很多嗎
/ [! u% f5 j6 E0 ?9 c# H2 d& K8 T因為pre-sim用spectre RF跑能夠鎖定住
# ^& N& j- j& X0 R, r5 q- y但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
) S2 W$ j6 u0 R- G6 i) M不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
. b9 x  N* K8 h7 T% k$ s希望瞭解的版有們能夠說明一下  謝謝囉

bigbigbird

有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
vctrl卻中就一直處於接近vdd的狀況
我也不知道是為啥~而且都不會有放電的情況
這是我跑短時間的模擬圖之後的趨勢就是這樣= =

Sgw

我建議你，先將VCO  post-sim.的tuning ragne模出來。

2 Z1 n6 q4 i3 n6 a$ C: b' X0 J  @  u觀察你想鎖定的頻率是否超出你VCO的tuning range。
1 p6 a& }- e# n8 B
我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;

$ H' g2 o; e9 Y& ]整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。

以上是小弟的觀點

finster

你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??
* v/ s) Y7 W* r  i- }8 j0 z如果有的話,那應該不會差太多才對
7 V( A% K& ^, T$ h另外,你的post-sim是跑only c還是rc的格式
因為有時候跑rc的post-sim有可能會有問題

bigbigbird

我VCO的部分有單獨posim過都在我設定的頻率範圍內
po-sim的時候都是跑c+cc
. B. P% L0 q$ [% e8 x7 F0 V因為我上一踢下線也是發現這個問題  
0 D% o' H" N5 J- P0 |- D這次又遇到一次  讓我總覺得毛毛的

Sgw

你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?

bigbigbird

bigbigbird

無法貼圖...

deltachen

有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~

p12345q1

最近在研究電路, 感謝大大無私分享!