SRAM及SDRAM

kyopc

各位好
! i. j1 @4 |$ h8 S( i" c( P) Q  之前在板上提的問題，用前輩們的方法，加一個FIFO可行
  可是現在有一個小問題
/ d% t; o6 k4 i9 P2 y  如果本來的VHDL code，其memory controller是對SRAM做動作
  可惜的是，我的板子上只有SDRAM
  根據我上網查的一些資料，他們的一些操作機制及結構腳位不同
  所以，我勢必去更改裡面的memory controller的存取機制

  請問，要更改這樣的VHDL code有什麼要注意的
' }( U! Y% p4 O  t+ C  code內SRAM controller上面的腳位如下：
: P( z; W, s2 E5 {9 m- f$ A
6 p* [! G( Q3 S3 K  ram_a   = address bus
/ R6 q7 s3 p" y' ]: c  ram_d   = data bus
  ram_ncs = chip select
2 Z1 \* _. R) h/ R  ram_noe = out enable
7 ]. Q8 y* S* G/ f$ K. [: {1 ~  rama_nlb = low bank
: r7 q- _1 N7 k  rama_nub         = upper bank
. i) N2 S$ T  m: u) M2 a9 J  rama_nwe = write enable

) K# b% w2 R1 m. q$ b' D  哪些是SDRAM上不一樣的腳位  (照我找來的資料，SDRAM動作好像比較複雜)

  還有，我在網路上要打什麼關鍵字比較能找到較多的相關參考資料，或是有人release這方面的code可以參考
/ `. H- y6 _0 Z( o: z& D8 D- K
: |* ?8 i* }2 b' F4 C% m# J[ 本帖最後由 kyopc 於 2007-5-24 12:07 AM 編輯 ]

masonchung

http://www.chinaecnet.com/xsj06/xsj062532.asp
SDRAM控制器的设备与VHDL实现
: O6 I- a, L; b其實Altera 或 Xilinx FPGA網站就提供了一些Reference Design喔

tommywgt

總而言之, 控制SRAM只要把ADDRESS, DATA. RW...直接指出去, 但是SDRAM最好是寫個FSM去控制比較好, 另外別忘了SDRAM的MRS設定

eject

個人覺得以學習來說 Lattice 的 reference code 不錯
單一 FILE, 沒有特殊 LIB
效率就是另一回事啦
5 n( k. ~7 e. C* w
還有如果是 DDR 以上的就要注意 PIN 的 DEFINCE

tommywgt

eject大大講到了一些重點, 在ddr的應用上, 需要考慮IO pin的屬性, 是不能任意assign的