|
2#
樓主 |
發表於 2008-12-16 11:56:23
|
只看該作者
第一部分:計畫概述及第一批推動項目說明
7 J1 \- E+ R) P8 a( f& h一、計畫概述:
1 l+ {: Z) ^5 B1 v+ l本計畫目的在於鼓勵企業從事更「深層次」與「前瞻性」的研發活動,開發未來5年後可符合市場需求的產品或技術,使我國以原創性與領導型技術,創造新興產業、創新產品或新創事業,並藉由引導企業進行探索性前瞻研發活動之過程,建構我國產業長期前瞻研發的文化與環境,進而全面提升我國產業競爭力,使台灣成為全球具影響力的關鍵角色。9 n/ W5 E+ j4 L2 ], r8 k' |
# ]- u- i. t5 ?7 _
二、第一批推動項目:% Q* ?: n% _$ ~4 q ?, _+ s7 k) ]
; _4 y" r' D" l( q n(一)高度整合晶片技術:須說明研提計畫之關鍵核心技術與領導廠商比較其創新之處,提出現階段技術挑戰及技術突破與未來競爭優勢。研提計畫內容僅限下列5項技術項目。
2 E+ ~& b' H: ~1 t2 c) o- F5 R; @1 f) P7 s2 i, `
(1)低耗能晶片技術% Z% F$ S# N! ]
在個別應用領域中(如手機、NB…等)之IC供應電壓Power supply voltage或消耗功率Power Consumption等低耗能晶片之相關參數,與國際同類型應用領域之同型元件比較同等或具相對優勢。' l7 w# Q8 {! V% n+ i' I# R6 e! p9 a
& a, t3 R/ b; p. i, K
(2)無線通訊技術- d, s0 N) H4 \
採用CMOS RF製程的新世代無線通訊之主動式射頻元件或功率放大器,並符合該產品之最新正式標準規格。
; u- `: F: Z6 I! s' E# e$ O1 `. Q! m* k4 F) V m) U
(3)SoC設計技術
2 U) Y5 v5 E4 _4 A6 GSoC設計技術之整合功能必須包含Logic、Memory、Analog、multi-core(多核心處理器)等元件,邏輯元件(Logic)採用新進製程之SoC設計,Memory、Analog、multi-core(多核心處理器)等其他元件不限定,而Analog須包含RF及電源管理。
9 E& p% i& z0 g% d; d! T1 p9 y$ C1 I6 I- a3 ]# Y9 s$ m9 W# R
(4)晶片堆疊封裝技術
5 U" q6 k% F/ p8 F) E晶片堆疊封裝技術能促使Memory容量倍增,或整合不同功能元件(例如Logic+Memory+RF+微元件Micro.)之晶片堆疊封裝技術,並說明其採用之封裝形式(如SiP、PoP…等)及內部接連技術(如打線接合、矽通孔…等)。
2 x( X; m% h$ n+ e& s' l0 u+ P4 H+ W6 v! d
(5)異質整合封裝技術( g0 [/ |* q# J9 R
應包含資料處理電路(例如MPU或DSP等)、控制與訊號感測電路(例如MCU或Logic等)、記憶體(Memory)及無線通訊電路,並至少包含MEMS、光學元件或Bio之異質整合封裝。 |
|