|
各位先進大家好,在進行編譯前我想先連結Xilinx的元件庫路徑如下 C:\Xilinx\verilog\src\simprims 然後再進行編譯
l) [% `; G* J v& W所以我該在下列註解列內 怎麼寫才能自動連結到該元件庫
0 g! A- e& b9 \quit -sim8 d& ]: h2 Q9 A" f: C
cd D:/QUEUERAM
! U- O& [5 M1 \, A: [$ f--do run.do
2 o; ?% O z2 h1 I' E
2 f1 q. n: ^$ qvlib work
# E) q- r/ v5 ?7 v) Dvmap work work
5 V& k6 Q. \# Y. l: g8 E/ `- z& v$ U% d% `" Y: y; T
//*****************! X8 U! s8 m7 T ?* q' M
C:/Xilinx/verilog/src/simprims
' r) P% z" a; B6 [7 ^' j0 d1 ^7 p3 v4 D& y, d6 l. \/ v
******************//; j) |: u1 v, t" O
vlog QUEUERAM.v
: B3 G& R T! S6 r0 Jvlog Queue_By_RAM_timesim.v5 R# {' V" A1 D: W
vlog testbench_QUEUERAM.v
. h$ S9 D, c# \) M0 B1 p8 Z
0 n$ Q4 r0 f( }vsim work.t work.glbl8 q" B6 Z6 Q( C2 a: ^0 u
8 P1 u+ F# d7 C+ T* p
--add wave *
( |2 Z, f0 x5 o1 K) n& p# \- d& s
8 g! t" @% i8 A2 S; |: krun -all
7 M+ I7 i9 N! L) e7 ]+ C! c m3 w# C- ?% m
h' B: {3 Y- I' _" ]* Z' P
! Y8 p# Z* b, X8 X% {) ^/ C) t
麻煩大家了,謝謝 |
|