Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 30896|回復: 17
打印 上一主題 下一主題

[問題求助] 請教 Band-gap BJT 如果 layout 不 match

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-11-30 12:03:32 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有一問題想跟大大们請益??
5 @& m9 c0 m$ H* W( G( |  r- z) ^如果是 bandgap 內bipolar layout 因製程變異; 導致silicon 上所見 並非如 cuicuit 上所建 1:8;6 f. M- k& l2 C+ L; @+ z9 z
1 P" \: A4 B8 w1 i1 k
那麼在 silicon 上所見到的 reference voltage electric 特性會變怎樣.
- N/ b% f  v+ ?3 s* p' ?' C
% u/ h: F+ M- q' Y: |歡迎大家發言...; {& L( T$ ]. m1 m
謝謝
' ]; e4 w1 W7 Y! @$ Q% U- n( A2 u$ U9 f' M. t

- b$ h" b( q" T" h5 J. B以下是 bandgap voltage reference 的相關討論:
" D: y; e; q5 Z! J% ~bandgap無法將壓差降低  
. M4 G6 |0 k, w; Rbandgap voltage reference?
+ \8 P5 c% H* D1 @; O: A+ u- c關於CMOS的正負Tc
! l- ^1 D- H, K. y0 G2 U0 t如何在CMOS process 中做好溫度感應器?
# w: }0 K# w& Q- Y, l" b1 h請問有關 bandgap 內 op的 spec ....
1 F% i$ i9 U, _' Qbandgap的模擬問題 (單N,PMOS組成) ' l$ f& n" G# Y; O/ K* z1 O
BandgapDC扫描温度特性时,不能正常工作 & H, x: r  n  l1 ~9 t! O$ G/ }
3 K+ T0 W( Y! o3 @2 L
! F/ O, h$ N" h3 F

( n3 {3 i' b  D0 Z8 r7 O[ 本帖最後由 sjhor 於 2009-3-17 05:54 PM 編輯 ]
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂478 踩 分享分享
2#
發表於 2008-11-30 20:23:31 | 只看該作者
1:8的设计一般不会出问题的,倒是Res的matching倒是要注意
3#
 樓主| 發表於 2008-11-30 21:31:58 | 只看該作者
Dear S 大:
  {; o+ L: a6 N3 B( r+ t 怎樣說 為何通常 bjt 不會有大問題 ?
. _" t. a) {1 N* `6 `例如 九公格內的單一unit 是 1umx1um 好 還是 10umx10um 好 ??
6 d, D- p6 d3 j  Y2 W: `0 ^5 p5 \; `0 U
如果沒選好 ....影響有多大 ???2 D! h/ A& Y0 p& h6 \
這能用 monte carole 來仿看看嗎 ??* `  ^& o6 L/ A! Z" F1 W' z3 J
9 [7 e' t. e" w2 |4 ]8 y
多謝.
# e7 E4 B4 h' J) u5 b7 ?4 {8 k' j
4#
發表於 2008-12-1 00:13:48 | 只看該作者
我個人都是選10x10的BJT1 A2 y7 V. I7 a/ S6 m4 r1 j
以前我們曾從HSPICE Model來看,發覺到10X10在溫度係數上相較於其他size是比較穩的,不過,各家製程廠不見得都會是這種情況,所以,必需以各家所提供的HSICE model比較後才會知道/ Z4 [/ ^" P; H* t- Q* t
至於1:8,若沒有照九宮格的layout排法,在製程上是不會有問題,但出現的performance可能會有一些小問題,但影響多大,其實很難說,畢竟T公司的技術比起其他三級的製程廠技術來說,這些小地方就決定了T公司的價值存在,有些三級製程廠所提供的HSPICE model還不見得很準,有時還得下test key來驗證一下它的HSPICE model的準確性- I) m% U3 h( X0 e
至於monte carole能不能模擬出來看,當然有辦法模擬,但成效如何,其實還是得看製程廠的技術和提供的model
5#
發表於 2008-12-1 16:02:04 | 只看該作者
是的,一般Foundry提供 5×5的;10×10的;20×20的。实际可以看情况!取10×10的是面积和精度的折衷!
6#
發表於 2008-12-2 18:22:26 | 只看該作者
我曾經下過顆包含BJT的Bandgap電路  s: Z( H: H) c9 F! a
, X; p% G5 Q  ^  `5 O/ u
只是測量晶片時
: n: o1 Y& S, z5 z, y' {$ x% m* N
performce降低相當多啊* ?5 x7 I7 A8 y" B/ C
& Y* r. \, d, I; h) \& {
而且BJT有match到
6 }* r# ]* I9 B# v
- B% x0 b" ?) k9 \" T你可以注意BJT Bandgap是否相當的關鍵重要
( }, _( u/ {+ n3 u$ x5 Z7 C/ A. K- U5 ^+ J" g: b! ]- O
再去考量電路的Layout架構
7#
發表於 2008-12-3 11:39:29 | 只看該作者
match对电路影响比较大,如果要降低噪声的话,需要选择较大的bjt,我们选的一般是10×10
8#
發表於 2008-12-3 12:00:30 | 只看該作者
Area 越大,matching 越好
9#
發表於 2009-1-7 18:03:08 | 只看該作者
5×5和10×10在面積上當然10*10的match更好,REF的離散性更好,另外由於E面積的區別,會造成BJT的vbe有所差別
10#
發表於 2009-1-9 14:59:23 | 只看該作者
我的看法是...如果你需要很準的reference電壓
. n- ]) h/ Q& d0 e光想靠layout matching是很難的. H0 r' x% J6 I: f8 s
多準備一些trim吧
! N" u; J3 W4 ~# o- s4 C8 Y基本上1:8已經是ok了
6 E! r+ {8 P2 H0 m1 C$ ]& O  i& w重要的是你R的layout跟type
11#
發表於 2009-1-9 16:31:17 | 只看該作者
有種 疊2層 pnp 的 bandgap 架構6 s( n  w6 I% \0 G9 m3 H
& b5 [( X  t, M1 C2 K* J
有高人說對製程偏移影響較小: I+ c" r9 ~! g- J- D3 W
/ G$ _2 u9 P( Z( g# I. Z" A
可惜我只看過 run過  沒實際下ic回來測試過...
12#
發表於 2009-1-12 22:20:18 | 只看該作者
其实可以通过仿真大致的确定一下影响1 X/ d1 Y8 T7 i8 ~. D+ c
不同结构的BG对器件的敏感度是不一样的,可能BJT的变化并无太大影响,也可能有毁坏性的作用# S* Q4 e( X3 G7 P2 y
仿真中一般有dc sense仿真(好像主流的仿真工具都有)& e3 }* Q! j' {$ H
尝试调试一下期间的参数变化(需要design rule和fab库文件的支持),看看那些器件对BG影响最大
13#
發表於 2009-1-13 17:41:30 | 只看該作者
我们公司的bandgap不用trimming , 加上一个电压跟随器(测量用), 电压变化是正负40mv , 架构还没完全看明白,这个bandgap性能到底如何呢?
14#
發表於 2009-11-25 16:20:15 | 只看該作者
如果是我的話我也是會選擇使用 10 x 10 的 BJT
5 U' ^2 L+ P4 l  \- a* ~1 J* D6 m6 K" J4 f0 p
原因無他…因為layout area比較大,所以gain到的 delta offset也會比較小, `: w* I* X! ~$ Z. z3 ]

, V7 f) h' |- ?2 g! o# B另外,bandgap的分壓電阻我到是覺得還好…因為他是ratio式的9 Y2 |0 H0 ?4 W( j4 m
* u* G6 j* r% A2 M  a1 P' x
所以即使process飄掉的話也是一起飄向同一邊!!!
15#
發表於 2009-12-22 16:24:01 | 只看該作者
The area of emitter will have mismatch and is proportional to the BJT size, thus bigger is better. Also, the bigger the area is , the less sensitive it will be to the current injected.
16#
發表於 2009-12-23 15:43:13 | 只看該作者
回復 13# guang3000 1 W8 ]+ z9 e& z1 U# v2 y. C5 k
" r2 \/ x9 f! U" o; u
    請問一下   在 Bandgap後加一級的 op buffer , 量出來 40 mV 是一堆 IC的量測值吧
* S/ H6 ~( s9 x# L0 [" o! L  |2 x$ |% ~1 a4 B" X  `& _
    這樣子不是會把 每個 op 的 offset 也包含進來了嗎 ?
9 h! {$ s. c/ Q: i: K# L8 Q7 k2 |! V
    有的剛好與 BG 正負相抵, 有的剛好累加, 還是我的解讀有錯呢?
17#
發表於 2011-10-7 16:30:49 | 只看該作者
本帖最後由 2008ql 於 2011-10-7 04:49 PM 編輯
  n7 w* q+ h2 l+ w1 o2 E) V/ {  J8 l" @3 L/ K* @: a
回復 2# semico_ljj
; h% N7 y+ [! p) ~  u& {  E" W4 O2 d0 |& O
" `5 e' G, d) L
dear semico_ljj,; z* p8 h1 @' D
我現在做bandgap reference,覺得連接電阻的metal,以及電阻到地的metal對reference輸出的溫飄有較大影響。請問以您的經驗,這種影響大嗎,有什麽改進的措施嗎?4 ?- z! }  f; C# c0 n$ B$ J% @( ]2 n
還有從postsim的結果推斷,地電位應該是向上飄了,有這種可能嗎?
8 U+ \: C9 N# @+ x能具體介紹一下您說的電阻匹配嗎?
3 d6 s+ v' \- g1 ]: T6 h謝謝!7 v2 S5 [" g$ s8 h- T
也請其他各位高手指教!
18#
發表於 2012-7-16 20:58:42 | 只看該作者
相同面積下我再公司作通常會選能畫到16或25顆的尺寸(2X2, 5X5, 10X10)$ N' H! m6 p" p  V; x7 T
科數越多OP_OFFSET影響越小
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-1-16 02:31 PM , Processed in 0.171600 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表