設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 請問一下FPGA要怎麼實現高倍的倍頻電路嗎??? ...
返回列表 發新帖
查看: 9558|回復: 9
打印 上一主題 下一主題

[問題求助] 請問一下FPGA要怎麼實現高倍的倍頻電路嗎???

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-27 14:03:45 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
不好意思~~想要請教一下各位前輩們~~
' G$ I% A, O& O2 K( I+ n4 B我所使用的FPGA晶片是altera的Cyclone系列~~~
5 `( Z) D+ u, N' i  l, L9 d我現在遇到了一個問題，就是我電路板的input clock是48Mhz，但是我想要讓FPGA可以輸出二個clock分別是32.2Mhz跟48.3Mhz~~
0 f2 y' O) `2 L' D3 z& \我查過了Cyclone系列的PLL分頻跟倍頻ranges只有1到32而已，明顯不能達到我的要求(輸出没辨法為48.3Mhz)~~
7 I. u4 t1 U3 C$ T  \' R( X所以我想要找看看有沒有什麼方法可以設計出一個高倍的倍頻電路~~不知道各位前輩們有沒有人有經驗??
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2009-6-2 15:12:54 | 只看該作者
第一個PLL 做一個100 MHz的頻率出來; j8 o: }  R5 ~
第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了
回復 支持 反對

使用道具 舉報

3#
 樓主| 發表於 2009-6-2 15:37:35 | 只看該作者
原帖由 topplaza 於 2009-6-2 03:12 PM 發表
# {" ?. R6 T2 i" |" e9 J$ }" n第一個PLL 做一個100 MHz的頻率出來5 ?7 A! Q, b; e* m1 g
第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了

) T( h6 }0 j" E3 C6 a% U0 ?; Z7 f  ~. ?; \/ H) \! a
我試過這樣去做
. S* ^, c" `5 P* `& d+ H+ P但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
# m* g: g* z( d5 D而我電路的外部輸入頻率只有一個48MHz而已; _: }9 `6 V1 b" }5 |9 q
所以沒辨法這樣做8 Y: Z! m9 n" L4 ~! J+ C
; w  T2 H- K5 |( |8 v9 [) X6 L
而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制$ Z/ E3 M% ], \& P
只能做1到32的除頻跟倍頻8 U7 @* Z0 ~3 V( F% H3 U
所以照您的說法下去做也行不通; A; |0 A5 [: T9 g$ }

/ W- v2 F' E! Y9 P2 x1 P不知道還有沒有那位前輩有其他的方法?? (跪求Q.Q)
回復 支持 反對

使用道具 舉報

darylz
4#
發表於 2009-6-3 12:02:34 | 只看該作者
这方案怎么定下来的？- |/ h' B% W8 S/ l: P7 Q: _; I- `; m
很难想象哪里有这样的应用，输入48M输出48.3M
1 T& e0 Y# ]* k! |要锁频吗
回復 支持 反對

使用道具 舉報

5#
 樓主| 發表於 2009-6-3 13:02:38 | 只看該作者
其實原本是要求要做遞增的
; {+ [, k/ v9 C; P7 {8 m& J輸出頻率由48MHz開始增加+ v4 l3 E( G, V% i
一次增加0.3MHz直到63MHz為止% G+ `) c; p+ V3 _
但是我現在連48.3MHz都做不出來  c6 w, x4 ?6 @" ~5 }# L. f
所以才會上來問問看有沒有人有什麼建意1 G% L* Y4 U+ ~" ^

8 c% L( J: _9 V- B. P[ 本帖最後由 tmwcndjjmj 於 2009-6-3 01:12 PM 編輯 ]
回復 支持 反對

使用道具 舉報

6#
發表於 2009-6-3 17:16:27 | 只看該作者
原帖由 tmwcndjjmj 於 2009-6-2 03:37 PM 發表 + z' `, G% H$ Q! }+ W
3 }. q0 ~3 Y/ q' N, a: y

* g0 L- F' h& \$ U; V. a我試過這樣去做4 t7 F& K: ?1 p% W6 s# O* Z
但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率& @6 [( y& b0 ?: R; _1 M) @/ Y
而我電路的外部輸入頻率只有一個48MHz而已
9 x+ v5 N1 f+ D4 w7 U# |' B所以沒辨法這樣做- s) R1 g+ k1 n! F! V( f, r
2 x8 e# b' l7 ~* F8 y3 z; c0 s
而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制# m+ E, l: o" l+ w$ M, F( |5 M
只能做1到32 ...

( O! d7 j& S& y: ?) d& H( E: e
  a9 X* @3 s+ Z4 A/ j% y6 O, ?2 k可是我試一下 Cyclone的PLL是可以做到啊!
( k" G  P3 J1 |5 E7 V/ s/ J6 gPLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的- d) c3 Q* [. U# J8 r
你是在合成時產生錯誤訊息的嗎?
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2009-6-4 09:50:32 | 只看該作者
原帖由 topplaza 於 2009-6-3 05:16 PM 發表 6 ?6 F3 j( J/ _" ?

9 h% P) m  t* {- [: U% |3 c3 |( r4 E( R; y. o
可是我試一下 Cyclone的PLL是可以做到啊!
  y" t5 q2 |! H: s7 bPLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的
, @, u2 Y  q$ r9 F& @你是在合成時產生錯誤訊息的嗎?
, l& M' O3 e# f
( ^' c, o: M2 o1 M. C
我也試過你的做法,是可以設定一個輸出48.33333MHz& j3 G1 k: K: E. s, }! C5 [
但是我compile到Fitter(Place & Route)的時候就會出現ERROR6 H8 ^! K4 `7 o, p+ |& m+ ^
所以我才會上來問問
回復 支持 反對

使用道具 舉報

8#
 樓主| 發表於 2009-7-3 14:34:39 | 只看該作者
問題決解了6 c* W0 g  }: M* f! ?
謝謝各位的幫忙, `2 L9 h2 p, x
最好還是使用counter來計數
) _# n  V& p/ {3 p7 L) E不使用改變頻率來控制了
7 N+ M. l( q3 y/ x7 p7 ]- m然雖同步方面算了很久才達成6 s5 m& Q9 L6 s5 e
不過總算是完成了
回復 支持 反對

使用道具 舉報

thjan65
9#
發表於 2011-12-29 17:59:36 | 只看該作者
回復 8# tmwcndjjmj
4 E, M2 |9 p' ], _& B
7 ~, A8 `) w7 f2 S0 N
" l( o* O- S4 o土法煉鋼    ? 辛苦但直接.
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-12 09:50 AM , Processed in 0.156001 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表