|
這是CIC在寒暑假給學生上課的講義
$ ]1 g& k, m& G, `參考了 modelsim document還有一些VHDL的相關書籍 整理出來的" H v$ t6 F$ n3 D3 Y
共有172頁 2004年7月由CIC工程師陳獻文製作
9 p2 s& j& C: j0 K3 @$ |+ E9 | 2 T' }+ }/ O0 i0 I
它的Outline如下:( H; [' d3 ~( b" I( B
- F1 _( X6 B$ H4 @9 y' o( cIntroduction9 Z2 X7 u) j* E, o
CIC Design Flow5 |' ^# H) o/ p* {
VHDL Fundamantals* \0 c: D" A$ b7 O$ d
VHDL Syntax
# M: e& E9 n, F. RModeling Logic Circuits1 t& c% m/ Z" y
Testbench
. D: z$ H/ S& J/ PGate-Level Simulation
- s' `% ]) t0 Y5 n, h
: B+ w7 B3 o' }# e. J" c[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|