請問如何將寄生電容~寄生電阻降到最小

iverson218

如何將寄生電容~寄生電阻降到最小~
- [* s* B' u/ [' X2 b0 b請問最小面積是指整個layout的面積嗎??
7 C# e' ?9 W0 w0 s$ w還是線跟線之間的距離??
還是兩者都有??
想成為layout佈局工程師的小弟

yhchang

因為 一個電路裡面 的MOS SIZE早就已經被設計者決定了
5 X" g$ o9 u' E4 c. j所以 MOS本身對地的電容 一開始就產生了
LAYOUT唯一能降低的 應該就是  電路中各個MOS的總連線長度要越短越好
  N* g  d/ b5 W! L& N! l總連結的次數要越少越好  這樣子寄生RC就會降下來

redteaboy

電阻的話 多打mos S 端 和 D端   contact(要往下打)   就可減少寄生電阻        |---------|
. Q0 x/ O7 G- A" }7 i                                                               -------------|         |--------------|
                                                               |            |         |              |
                                                      |            |         |              |
4 L) X6 r; E9 i& W$ h4 ?0 y0 V( q                                                      |     S      |    G    |      D       |
' x/ m  p. E" A                                                      |            |         |              |
                                                      |            |         |              |
                                                      -------------|         |--------------|
                                                                   |---------|