放大電容??

shadow600

現在在做一個project要證明這個電路會讓電容有放大效果
" v1 w. C  x$ [4 \; n可是圖跑出來op輸出那點都是一條線，也不知道hspice裡面有無直接看電路電容值的指令    (這裡lx(mos)應該不行吧...)
! x, P( v; t$ [, K想請問各位大大是否方向哪裡有錯或該怎麼解決??
謝謝~

4 |. C. r' Z- e& u% _0 P
下面是我寫的hspice code
3 V$ ]5 Z6 h; b. `, \+ o.lib 'mm0355v.l'tt

.global  vdd  vss
, g- X4 M+ ?& `. l  ]vdd    vdd  0  dc 3.3
! J) t0 m& ]+ i9 S, p) v, X. rvss    vss  0  dc  0

.subckt idealop 1 2
Eopa  2 0  2 1 1E6
) F$ o+ r2 s# I% z.ends
% h9 H7 t# f2 G$ ~9 n" U/ v
% [9 @% \7 }6 x, P4 h* a8 H3 YR1  vdd   a  1k
7 Z5 N3 c/ s; ^5 ]/ W; R& ZR2  vdd   b  1k
3 f% ]" z% K, M9 E9 a, H" O! r% `* NC1  a    vss 1u

4 m7 c: X: B- I6 a" X, K: ^& Q3 mxopa a b idealop


vi a 0 dc=0 ac=1v
, n6 s& N6 H2 N. a  y
. d1 g. B1 `  T: C.op
. R$ ]" \5 x- x$ X/ B$ X) V, ?.tran .001ms 2ms
+ e  D: z5 d/ B+ |0 G2 r( F: `/ Y.ac dec 10  .01hz 100meg

9 j! ?# v: _) e4 N.meas ac uint_gain when vdb(b)=0
.meas ac phase_p find vp(b) when vdb(b)=0
.meas ac gain max vdb(b)
' a: @& p$ r( q  T" w2 P8 v# Z, G.dc a 0 3.3 0.01
( t. x- L& N! S* w: s% {. I.probe  tran vout=v(b) vin=v(a)
.tf v(b) vi
.probe   ac vdb(a) vp(a) vdb(b) vp(b)
0 h9 m6 j6 l5 F7 x+ [/ O.probe   dc v(b)
.end

jeffshein

這個電路我們已驗證過了  沒問題
$ K; {! C4 j) U% q  D建議你讓C  先充個電至輸入端的工作點
如此OP才會正常動作
3 S& t7 U8 Y3 b+ W% A. P0 d否則OP不可能去鎖你的reference 0V

adele

求两点之间的等效阻抗，最好的就是用ac分析，用Vtest╱Itest(流过Vtest）的电流，即为两点之间的阻抗，再看实部和虚部。
- t' L3 @. {& x6 D
+ V& N/ r/ F; W5 ]5 U+ |2 u+ ]3 {其实这个题目用推导的就可以了。
7 j; Q7 K/ ?% A$ n# \
这类题目哪来的，还有吗？

renzhq

被放大的電容跟理想電容的不同是什么呢？頻率范圍方面考慮？這種題目從哪里入手呢？
1 l3 d( t6 R4 E3 Y謝謝

seanyang1337

The simulation results you got is correct (Got straight line).
Causing you add ac source in a terminal.
" b! P- Z: ]% JYou should using the way how you simulation the low pass filter.
: f) z$ A5 U2 u7 U3 {You will see the 3dB freq. will change as you change you capacitor.
# o2 P& q; C/ b, m
$ A: J( X! [% b$ X/ K[ 本帖最後由 seanyang1337 於 2009-10-28 01:53 PM 編輯 ]

finster

原帖由 renzhq 於 2009-10-28 10:08 AM 發表
8 ~6 {% s; R! k* L( S. i0 p被放大的電容跟理想電容的不同是什么呢？頻率范圍方面考慮？這種題目從哪里入手呢？
8 |! U! d$ Z5 ]/ X' `1 G謝謝

3 I: ^1 w1 M1 A9 Q
3 q1 k, y% n3 S% g7 @" c- Q& t

2 G! j: f. H: Y; T9 A! K

7 n2 ~5 E" }7 W5 F5 g這種應用一般來說都是用在需要採用大電容,而且是on-chip的情況
0 `% x: a9 W1 I6 m如PLL,或者PWM DC-DC
' s# t5 W) D$ q' D, Q因為這類的電路需要極大電容
而為了節省電容面積而衍生出來的技術

adele

增大了C，减小了R，又有什么用？
% l! @& O4 Y; m0 A; j# Y, B) ?增大了C，减小了R，又有什么用？

mayluli1981

那請問依下這種技術能否運用在Sample and hold 電路的Ch方面

jesseyu

This circuit is quite strange, however. When we're trying to increase the capacitance, the so called ESR will also increase.