IC Layout外包需求

frankie0315

[好康相報] IC Layout外包

dear all ,

- m& t7 z* R, j1 O# n2 Z請問有誰有接ic layout外包案件 ,

目前需求 2位駐場人員, 時間為 11月中至明年一月底.

需要進廠支援, 若是有相關的訊息煩請提供.
( p0 T5 d; b, g; l
4 q; b  E2 _: ~" W3 u+ X4 c請各位幫幫忙

thanks

: h! s0 ]1 j0 F, a$ kFrank

ranica

模拟版图工程师
$ d% T7 ]6 q; }6 ?( G1 e  y公      司：A famous IC company
工作地点：苏州
: O. h4 r, X" u* P/ a' u
9 u" r: P& b- q/ n% d, r职位描述
工作岗位: 模块级模拟电路版图设计,包括物理验证.

' ~% ]! I" O8 k职位要求:
0 T, `2 ]' z1 B) r" ]: f1 z( \$ y1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
- j) S$ }3 O) O2 y4 h  U% L3 h2 z5. 学历本科或以上
6. 一年以上模拟版图设计经验

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州

: `( y$ [% ]5 @0 a& v职位描述
5 W6 `6 F8 i, b  |工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
4 D+ u  a6 E: X6 U: k7 [5 Z: \" z" b
2 @! M; \6 M" k2 A7 m+ G- g, y职位要求:
! q- C: T+ x$ V2 M" R% V1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
- B) F  L; G7 ~; |- f& V2. 有数模混合芯片物理集成经验.
  g% ?4 M& N5 ?9 w3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
( i$ ^2 a7 y9 x6. 学历本科或以上
, Q5 n- i3 F! [  Y7. 两年后端工作经验

ranica

Senior Layout Engineer
3 \' c2 w' N7 ^/ ]1 g0 n! j公      司：A famous European IC company
工作地点：上海

Job description  
- layout of analog building blocks  
" d. K1 ?' ~) l6 D# _/ ~# r- place & route of digital circuits  
! h( N/ J" w6 D0 H. ^/ G- floorplan and toplevel layout  
9 x3 T7 {) A& z) d- y4 x1 F4 y- bond sheet assembly  
- layout verification and finishing  
/ H, u% c, |0 ~, {* V- coach junior engineers  
: m) ?- V3 p3 Q6 T& _
Required knowledge competencies and attributes  
- master or bachelor degree in microelectronics  
* p7 w4 v7 E& x- > 5ys experience in IC layout  
- good understanding of semiconductor physics  
# n( Z9 t, j4 a* R7 h- experience in full layout flow  
7 Y) W' A$ L3 q/ k' `- D- experience with Cadence/Mentor based tool chain  
- very good communication skills  
! C) F) q! k# d& D7 f/ X( A7 ~- flexibility and good capacity for team work  
3 H9 R- a1 c" G* n) x9 R- foreign languages: English, German (not a must)

ranica

FAE
公      司：NO.321-A Semiconductor Company
工作地点：厦门

4 d6 Q) b4 y  r6 U: _( U# ]9 R岗位职责：
, Y' M1 ?+ s2 ^( s7 P" a2 s! V1、协助市场部参与芯片的定义、评估和市场推广
2、负责客户方案的设计、demo 板的设计及生产
3、解决客户反馈的各种技术问题
4、重要客户的项目设计及协助电源产品的生产
" h) A9 [8 u8 ~8 @) T  W. c; u) X5、代理商的 FAE 培训及管理
" I  `  ?2 j) I+ G$ D6、完成销售部申请的 Demo 板
( X# F7 ~( l. g
任职要求：
6 c. X. H- o& l$ p* z1 C6 I) Z0 K1、大专及以上学历，计算机及电子、通讯等相关专业毕业
$ r  v$ |* O2 @% T+ E2 ?2、在开关电源领域2年以上工作经验
3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
4、能熟练应用Layout、电路仿真等相关的计算机软件
5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器
6、具有良好的沟通能力和团队合作精神

sophiew

模拟版图工程师
4 q; D- _  w7 ^公      司：A famous IC company
. {+ b8 \7 X: Y工作地点：苏州
9 ~& t3 ^1 L8 w' F
职位描述
9 p7 O9 t- T  P/ B) _5 J4 c工作岗位: 模块级模拟电路版图设计,包括物理验证.

职位要求:
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
5. 学历本科或以上
6 m2 k7 V/ x# E6 F* f4 a- o. N2 A6. 一年以上模拟版图设计经验

sophiew

数字版图工程师
) H; ?1 X- |* ^5 M+ ?+ E: ?公      司：A famous IC company
工作地点：苏州

职位描述
3 C( b, @9 C* N5 I工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
6 A* E, e% G/ M+ K
8 x% {8 k7 H( ^0 o$ I职位要求:
8 C: O! X4 f: x0 G) d1 Q1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
. g6 f* p, o/ q  ~3 ~8 Y2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
7 `) [' U* s+ J- r6. 学历本科或以上
# y0 c5 E9 m. @  C& i7. 两年后端工作经验

jcase

【專案詳細】       
+ h. Y; G4 P7 D) z' X9 x5 f
讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！
$ Q( v. u9 Z% M/ g* S+ b0 H5 K7 O
1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
' \( S; \! [0 |2 O2 X/ _2.配合時間：2014/5/1 ~2014/5/30
3.配合地點：以台北縣市為主，因方便討論
8 L$ e0 N- T& N% I0 m1 R/ i& ]: B/ u4.專案預算：依接案方報價
( x% n* p: W* u- k, F5.注意事項：       
; H5 r( C0 F, s) l
# e2 C, ^: b# N8 Y* h【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作

l690527

去過的
" R  K/ _7 T3 t3 u4 D$ _& T5 {
詰鎧科技
細拓科技
摩爾科技
* G. S/ B% _- @  p% x4 H* F雷X......

ranica

Sr. Layout Engineer /Staff Layout Engineer

# s3 n$ ^( N9 r; B公      司：one famous IC company
工作地点：上海
  g* c1 L" b2 i! w7 W
, j, Y  y1 j, X4 WJob Requirements:  
2 K7 m9 f) v* c8 ?8 T-Work with circuit designers to build physical design floor-plan;  
) Z# M3 ?8 Z8 X) T* ^- J( r-Complete the physical layout design with the constraints of circuit design requirements;  
-Verify the physical layout design to meet both circuit design requirements and process requirements;  
& `) b( C; g- b-Use the advanced technologies to improve layout design quality and efficiency.  
+ i7 s" C. g( C0 i! h) \3 i' `
# T$ s9 E8 B: N. m% @Qualifications:  
. W% M% T" o; I( z-College degree (or above) in Electrical Engineering or other related engineering field;  
6 i) G) B8 v2 ?* h-At least 4 years experience in layout design field with rich tapeout experience;  
-Good understanding of basic electronic principles dealing with circuit and layout design;  
8 F+ }9 N0 T: w# P- v( p1 l-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
6 i" Q8 i7 z: R7 [9 @-Prefer experienced in PLL and IO design  
! i  w. I& `: H4 J( l2 s9 ?' S& R-Patient, A good team player, Good communication skills;  
-Can communicate with both written and spoken English.

jcase

1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。
2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。
3.設計某些特定類型的電路
9 {4 O3 ^* l7 }+ [3 D! N% @; t- V1 r4.自動佈局佈線功能
0 X# s: s7 b7 x! U' B" N" r5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號

0 l- G  g, T& N6 X; J- |
合作面議。能者與意者請email研發簡歷與chip123聯絡。