請教有關調folding_cascode 放大器的訣竅

st80069

) w$ [1 u6 e2 P) u3 p5 O上面是在下正在做的差動放大器，正遇到瓶頸中...冏
& `) [: T+ ~, R3 T; Q在下初入門，設計跟理論之間有極大的差距.....
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
* K8 |* X- L6 s: b6 H: c所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
- c4 c8 c! ~: v' k7 Y等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
: F7 M$ ?4 V# B! @% ~5 Z3 e. s" z: S
) Q9 n% ^" Q& E" s增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
4 [) _, X8 e3 J9 c
% d9 t8 E4 y6 i( @! Z2 G7 @所以有幾個問題跟訣竅想請教各位大大，
1.VCM的值真的需要固定在VDD的一半嗎??

2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?

3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
) x4 R  l) v& B( _  r6 i希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
' D; a" t/ ^9 Z

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
* B. H# U, ^( s3 A1 _* b5 T7 ]***********folding*************
+ g1 A, z9 A0 O4 _% }9 e.prot
.lib 'xxxxx.lib' TT
.unprot
.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
* g+ g+ R. ~6 B***********description****************
*****************
1 c) {, Z; T2 j( lVDD vdd gnd! 1.2V
: D# T- X* B$ q4 a  C7 @
VB1 vb1 gnd! 0.74v
) R. F* {& h. [0 C* S* x  _VB2 vb2 gnd! 0.4v
: |1 C) Y; X4 O% y1 sVB3 vb3 gnd! 0.38v
* ^, t9 y6 k( w5 A
8 L, S; }& i& V1 _: P- g5 DVCM vcm gnd! dc 0.6v
9 ?' C4 R2 A( fVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
$ {3 {7 Y- D. A( W7 b( r& r' x2 w*VC vc gnd! DC 0V
, j9 z8 b' O' ZEIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
* _: [5 V5 ^* R! v*****************
( z% Q0 k( t4 T, P
* ~7 d5 o3 C3 `1 w  a4 }. \M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
1 P1 {/ ^* B9 ~' k  e& a9 DM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
' C1 r% A4 A" FM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
* k6 h' I" `; v6 K( aM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
. f# ]6 P9 u6 b! t6 S9 C, G, ZM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
6 p; `  @  u( ?2 UM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

6 {8 H3 V2 ]* K( N***********analysis*************
************output**************
/ X" W" S9 b* K.op
% T9 k! z& w4 B) W: D4 N- @  ~.option post
0 S2 `0 {* j; M! ?3 B.tf v(nout) vd
.end

# s' V6 s2 o7 w; a      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
" B8 Y1 D2 c' q) G  l/ G  }      output resistance at v(nout)             =    1.0725x
2 D; P' ?  r# R! ^1 }增益只有115.... 要怎麼才能升到1k以上勒??
0 @, e0 {0 r5 ?" K
% O$ x  O6 r0 q* p[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
, t: I( m6 H' U4 m% v" r差不多極限了

st80069

原來如此...原來是到極限了...
9 h2 N1 C. ~# g9 E( o# m( B* ?因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
% R# d5 ]) m5 t5 U/ W# ~3 S% `結果反而調不出我要的值，
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手


多虧有vince大大的肯定，小弟才敢放手去做
: K: v" w4 e3 N) p! c
不過，現在卻又遇到個難題，
0 m) c3 L( R0 |6 O/ h電壓值該怎麼調，或者W/L該怎麼分配，
2 M. q2 w* X6 L% Q才能讓Mdrive的部份便成SATURATION??
調了整整一個下午，linear就是linear，說不變就是不變....
/ e4 s5 |0 d4 g) j$ XM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
9 p7 z3 W) U( i( ~0 Y, p你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
( S8 {. Z3 B  l3 _& H/ |: T需要多少電流?
regulator 的load regulation spec是多少?
! ^* O1 ?: o5 P/ e  Q第一級OP bias電流多少?
; r3 M5 }; |7 Y, O' A這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
回vince大大，
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
, I0 e* r- d7 K6 _剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....
- @6 r& f: }' H2 L
[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
3 {8 E6 g4 d+ P& W$ l) D% b當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
: b$ x# ^  d' x3 a* t不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
7 s! `9 g5 O8 f8 G% E   原因是kbgriver所說的  
7 n3 L  }2 j4 T: I, x2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
9 B5 P% {! l7 r  g   做了也是白做
3. gain大有他的好處  可是over design只是增加自己的困擾
  {; I$ u! f/ g+ _' m( g   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
8 \/ a  |1 p5 m   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
, d! n) z# T% O7 E1 R% t% f" X$ Y   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
7 o, c( K9 L# B2 L4 j3 T! K7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
# F! k. |( j; _5 w8 I' q+ X5 q5 A( ]8. 今天話有點多  不好意思

squallscer

XDD
  B: j2 _- _5 i; K$ s不會拉，vince大大見解非常的寶貴唷！
" B' m5 ?! @8 d9 U& k' S更謝謝finster大為我提供的建議，
看到各位大大為我解答，讓我求助無門的情況下感動非常了
恩，我現在就試試各位大大的方法，跟建議，
, U4 x5 y: `9 f" A6 R我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
' T9 ]1 K7 c6 T% \除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
抱歉抱歉....
+ w# q9 T% d# M; Tfinster大大說的....是指沒有MD和MC時的設計嗎??
0 p* X0 K$ d7 D1 C9 u) N0 ~8 c恩...那應該是我的寬長比設計的問題了...
- y, T) }* O6 f我重新再重推做一次...
  o1 }, y7 d. T
. p. f& F; J* g& O- C2 F[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
. d- V/ O" o, _! s9 ?! V; d% ]有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
" A8 `: G5 T- L: m0 f1 t) _9 [**** 本內容被作者隱藏 *****

! o$ c6 Q8 _  l! _regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
, K% i* e. `* A" A5 Z2 N 要錢以後再說。

[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
* W+ X. N$ u7 f* h咦?
6 `3 J# H( \3 }, n! ]話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
5 v( T# i6 f% y7 Z抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
9 v* w( y0 U$ k: J9 B我重新再重推做一次...

6 d$ g+ |: ^9 ~$ B# i1 I$ i7 K
* T4 n* Q9 W  B4 M$ |1 @2 ?不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
0 q- i% F% ]- M: M' _因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
; L: p: Y9 I1 g) m/ h自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
4 V# B' I6 a  s. g小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
. v$ ?: ?  U2 C0 o$ U& N看finster大大的解說，
* b& s, T3 J) ]6 m發現OP的學問，還真是多....
/ n/ O+ B! D! L9 m" S8 s唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?

, ?! b) _7 W1 ]; s9 q" G) I0 g恩.....原來如此...
9 _7 i' Q3 ?$ y今天發現了一個問題.....小弟的功率真是省到了一個極點....
0 T( }& j, e5 p8 F' J% B! a) F- U9 a4 W電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
9 d7 P6 ?* P* G$ @: U. _7 [) g3 R也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
% m" U" }  M/ t喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
/ A0 Q5 m/ J0 t3 C) P; |- j% |+ e很謝謝kgbriver的寶貴意見~~~
: |7 u5 k! O/ c看finster大大的解說，
" O6 t* ?( n1 s  U4 k發現OP的學問，還真是多....
唉...小 ...

; p2 Y) h2 V; i4 Z" Y: S, r

我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
$ L- y( P  H9 s; m5 m哀....然後面積就變得超大超大....