設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 請教有關調folding_cascode 放大器的訣竅
12345678910... 11下一頁
返回列表 發新帖
查看: 265272|回復: 208
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
st80069
跳轉到指定樓層
1#
發表於 2008-5-17 01:46:19 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式

$ {; ]' B" H/ S上面是在下正在做的差動放大器，正遇到瓶頸中...冏
! j- {6 N- A$ d% {4 Z在下初入門，設計跟理論之間有極大的差距.....
3 r# J3 P( H, k5 A3 `在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，  q2 R* |6 }0 X1 p9 b9 u7 N
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，" P+ X$ {  v, E1 M) ]: w
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
3 d+ r3 E7 u! p+ O$ p, w7 Y4 U$ e" m$ z& l
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
2 ~1 Y! g0 J! B但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，) _) ~! L. I7 O) o
在下使用的是65nm的製程，所以VDD是1.2V，, r7 X! G- g9 @" o% Y
而我VCM的值則是固定在0.6V，7 B2 q; D7 ^7 q8 U& J
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，4 n; S4 z0 W/ t

  s( W+ `& |! Y' X% F所以有幾個問題跟訣竅想請教各位大大，# p6 I! z$ U% @8 G- D. ?
1.VCM的值真的需要固定在VDD的一半嗎??
; o9 A- v/ Q2 W7 U$ o, j( [+ c0 l& ^+ u3 ^8 i* \0 r: d1 e
2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
7 M+ L5 O7 _: L" W, P+ e4 D0 K7 Z/ U- v* E: m  ^
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....
' A: M+ w0 Z0 w* @% Y8 @. E
& v, M. y! l! r$ }5 {( h大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...9 ]; T1 q* I$ V) e, o- q- K
希望各位有經驗的大大不吝指教(跪拜)~~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏2 分享分享 頂頂131 踩踩 分享分享
回復

使用道具 舉報

hiyato
推薦
發表於 2008-5-20 20:35:33 | 只看該作者
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
( S0 ?, |" D/ t& Y附上他的paper讓大家研究看看。& D& V" d2 S# o8 T9 i
遊客，如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 1 反對 0

使用道具 舉報

st80069
3#
 樓主| 發表於 2008-5-18 13:53:39 | 只看該作者
PO上小弟的hspice好了
3 b% ^% x2 ]# X3 W! J3 k" B***********folding*************# q# d: p' `) k) o* l" ]( L
.prot; K' N/ Z; n. }) n5 o5 m( I
.lib 'xxxxx.lib' TT. j0 m9 G9 Z9 N$ g9 j5 Z7 k, |
.unprot
) G7 |+ j5 B7 E3 A.globle VDD5 A' x' G$ d. L2 E  M# k6 b1 z
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um" y0 ^1 q& o3 D
***********description****************
1 r7 G, v  `2 Z+ d5 f# P, b: f# T*****************
$ O* i+ u7 O) |* w. h' ?/ yVDD vdd gnd! 1.2V" V, m  J4 q% l" L4 A  E* H

7 e$ r+ }2 J1 U2 S1 gVB1 vb1 gnd! 0.74v
, g4 |: S  c7 |" }8 F. l8 |% e' AVB2 vb2 gnd! 0.4v) k, K* e: [- A) Y/ r8 ^8 d$ ?
VB3 vb3 gnd! 0.38v
: B6 F4 s/ k$ B2 v0 d2 i  o+ |
, E1 G9 D) z3 nVCM vcm gnd! dc 0.6v
/ o, b! g6 T: u9 U  i' K% g$ `/ NVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)* C, Q# r; ?( i  L+ U. T# Y( ^
*VC vc gnd! DC 0V
) s; S$ x- J. U, S/ uEIN+ in+ vcm vd gnd! 0.56 d) C0 p1 e& s# q
EIN- in- vcm vd gnd! -0.5
# Q* u- s& j1 V6 {( Q+ Q. V3 H*****************
7 Y1 Y. r/ o6 `
! E, k/ [% ^( s3 }$ k& DM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp6 j$ H; g$ a, @9 C/ t* p
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1% L$ u& H) a3 D4 k  Z7 c- z
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1( U% G: I! Y2 _# d6 }5 S9 O) R* i
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
" h' H+ N0 F$ ]$ l7 O; H3 {% yM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
3 d2 u8 j1 s' o/ J) N) T; xM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3, h/ N* C* s! ]. z
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3+ _+ c1 E$ D1 |: b% c
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2  G9 \$ M+ y6 e2 V5 i* c5 y
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn27 i  P$ l9 }; J3 t+ r8 @+ v' B3 e
, m$ O, Z% g/ C5 l) ~9 F
***********analysis*************5 ^( |8 }- o' `3 j' G  Z0 [# w9 j
************output**************; @3 Q! Q% R, u' `5 T
.op
( X' ~) j2 T  Q  o* T. y2 ^.option post: Z# L' x# l! Q+ C! t
.tf v(nout) vd; F/ M* U4 Y* ]$ N! S) v
.end+ _. d- \; L, j; e; n
5 C8 I# T9 M) a+ C
      v(nout)/vd                               = -115.0583 6 y7 @5 ]9 d2 ]2 Q; X. i
      input resistance at             vd       =  1.000e+20
6 x& L% ~5 a7 }- x/ H      output resistance at v(nout)             =    1.0725x' c9 u1 \8 T9 p+ D' O3 I3 ?+ }$ `
增益只有115.... 要怎麼才能升到1k以上勒??
% P3 q" @! [% ~. i# I' |& A7 [
9 A' F' q/ ?0 |; s2 H! h[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]
回復 支持 反對

使用道具 舉報

vince
4#
發表於 2008-5-19 23:28:39 | 只看該作者
one stage op with gain 40dB
/ g" o6 k$ I( l差不多極限了
回復 支持 反對

使用道具 舉報

st80069
5#
 樓主| 發表於 2008-5-20 00:08:52 | 只看該作者
原來如此...原來是到極限了...2 F7 X7 ~+ {* D) ]4 ?
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
& l5 ^+ X& l% G- v6 I9 l8 t% [% p結果反而調不出我要的值，
# R5 V* R  ~( C小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手( ^8 N6 ]* ]8 ]5 V
$ q, M8 W* ?$ m: S* j7 V7 e

# J, e: \8 `7 n) j多虧有vince大大的肯定，小弟才敢放手去做5 @$ Q) B3 t* z" Y) T, i% |8 f

7 t" d- H9 |& h; W6 n, P5 E不過，現在卻又遇到個難題，
3 |* H0 K4 T! s! ^0 @電壓值該怎麼調，或者W/L該怎麼分配，5 T/ T! A) J9 ?/ Z
才能讓Mdrive的部份便成SATURATION??) m) c+ D, |9 c3 f6 B* @9 ]
調了整整一個下午，linear就是linear，說不變就是不變....; G7 w8 @: ^: w, A* a. U8 i/ z7 E
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~
回復 支持 反對

使用道具 舉報

6#
發表於 2008-5-20 09:49:38 | 只看該作者
MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
0 M8 y7 {5 R: ~; G看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉6 G9 K; W2 Y5 B  F+ p
你可以調看看
回復 支持 反對

使用道具 舉報

vince
7#
發表於 2008-5-20 11:21:02 | 只看該作者
能不能說明一下regulator的load是什麼?$ l9 g% M' j  O2 o
因為看起來是IC內部的power
( Q1 V( u8 a. L' P* M' b3 g# i需要多少電流?$ T* Y3 h) u" S8 e1 L) ^
regulator 的load regulation spec是多少?
' ^$ U+ z" X0 }. b5 a. V% s, z% ?/ l第一級OP bias電流多少?
* g) L/ n8 e9 ^1 K# a/ L' F" m這樣比較好提供意見　
回復 支持 反對

使用道具 舉報

kevin
8#
發表於 2008-5-20 22:05:47 | 只看該作者
thank you for sharing this material

評分

參與人數 1Chipcoin -3 收起 理由
sjhor -3 敷衍回覆！所有回覆內容都是一樣!!

查看全部評分

回復 支持 反對

使用道具 舉報

st80069
9#
 樓主| 發表於 2008-5-21 00:46:38 | 只看該作者
謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
& R2 x4 B* i- \) N謝謝hiyato大大提供的PAPER......; y( |+ ]1 Y  d9 [  m
回vince大大，# u1 A8 k; O1 O! s- y; w( D' b
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
9 W3 Q$ ~" F$ H; l& M6 C- p剩下的...恩，也不太清楚，似乎是自己設計....& h" y- G: D" R! ^
所以...就想說先以增益為目標....
/ Q( z4 M0 }. f* {+ m" ?5 r
: W+ ]9 z; u6 |$ `2 r[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]
回復 支持 反對

使用道具 舉報

10#
發表於 2008-5-21 09:46:59 | 只看該作者
有資料可以參考嗎?
$ g0 N) x$ n7 A* n1 c感謝大大們的分享~~~~~~~~~~~~~~`
回復 支持 反對

使用道具 舉報

11#
發表於 2008-5-21 09:50:07 | 只看該作者
output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!: V" Y8 W; E- h' J0 d& `7 S) h
當然會犧牲headroom
回復 支持 反對

使用道具 舉報

finster
12#
發表於 2008-5-21 14:03:22 | 只看該作者
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)$ @* O) u# X, {. v; E9 M
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
: f1 [6 X2 N$ F不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住
回復 支持 反對

使用道具 舉報

vince
13#
發表於 2008-5-22 00:14:10 | 只看該作者
1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
  v, z- I3 U; Q) V/ V6 \   原因是kbgriver所說的  
( k$ w5 Y3 N0 N- z9 {2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
  X4 u' X; I% g% d   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
7 ~, J0 A! f5 ^( _0 L   做了也是白做
5 j5 s1 [& G& h# ^. I3. gain大有他的好處  可是over design只是增加自己的困擾
: _8 Q/ y$ ?# J$ Y3 m2 X   所以你應該是要去算一下你到底需要多少gain% e5 ]# X0 P: ~2 h4 ]$ \0 a9 d
4. 如果你是學生  而這個不是你論文的主要部分 6 X# x! B- [, U
   那我會建議你用更簡單的架構
' L. K% D. |% A* a   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation4 K4 {, u7 m* e
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
5 d/ i3 o' S) q$ s+ f. D5. 你的VCM就是你的Vref 不是1/2 vdd  |! W) o* O; H7 m/ ]
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了- P2 w; g# z7 o% h- c5 z- f) g, ~
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重2 P. f* }4 D7 E+ ^
8. 今天話有點多  不好意思
回復 支持 反對

使用道具 舉報

14#
發表於 2008-5-22 09:03:41 | 只看該作者
XDD
( @: h( A  h9 i5 E9 y* i不會拉，vince大大見解非常的寶貴唷！
2 b& ~8 t4 r9 {, Q更謝謝finster大為我提供的建議，' s7 {$ w5 q/ X7 Y
看到各位大大為我解答，讓我求助無門的情況下感動非常了
! _$ P  z) U  `3 e恩，我現在就試試各位大大的方法，跟建議，3 i  A: ^6 |$ r9 b! a! y$ [& n
我試完後的結果再跟各位大大報告！/ E+ |5 c6 q& b: x
謝謝大大們的不吝指教....$ v2 _. p: D( s4 ]3 P0 F7 O
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)4 G- b5 M- T' O4 e5 a; c& j1 w
5 z# p" g( Y6 C7 H4 t- C
恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...% J& ~, O  c) r9 f# w) ~- g
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
4 y& f( O1 @/ H8 w; J除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
" ~6 o' O; F% g: T) F* }小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~3 k1 P% M' x# l: A: k& c

) I, c' S1 n. c. `[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]
回復 支持 反對

使用道具 舉報

st80069
15#
 樓主| 發表於 2008-5-22 09:46:01 | 只看該作者
咦?5 T4 ?4 I. L  O* ?! _
話說剛剛才發現，小弟忘了把同學的帳號登出而po文....../ D2 ?, N1 S. {" N
(昏頭)
" b, ~; P6 P% f$ l3 Y抱歉抱歉....
" `* g2 p) m. |) Kfinster大大說的....是指沒有MD和MC時的設計嗎??
1 O6 U! F. g0 S! K$ }2 P恩...那應該是我的寬長比設計的問題了...
$ r  N4 ]8 r2 r我重新再重推做一次...
/ J+ R# N( F% O$ m( X$ s; Q- W0 [
% K8 c* w- {( b9 e% }) P' r[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]
回復 支持 反對

使用道具 舉報

16#
發表於 2008-5-22 13:24:44 | 只看該作者
原帖由 hiyato 於 2008-5-20 08:35 PM 發表
" k$ l5 @$ }, Z有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，" V4 P2 r" P! V3 {$ ~. L1 n# `
附上他的paper讓大家研究看看。. E% Y* |2 v: d; E9 ^
**** 本內容被作者隱藏 *****
: c! s7 y3 e  L7 N: A$ `* c
regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
( M0 t" ~# M  \% K' d 要錢以後再說。
; s6 F6 _, c5 s" Z& m
8 K; d5 f* g( r( n" {1 |+ w4 I1 s[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]
回復 支持 反對

使用道具 舉報

finster
17#
發表於 2008-5-22 18:49:53 | 只看該作者
原帖由 st80069 於 2008-5-22 09:46 AM 發表
9 w! w; i: L  B  j咦?, S: r) D$ }* l4 {! Q& Q
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......: m, r  `- {1 _! f. H! o7 P
(昏頭)
- N5 d; R( U- E& I" G  |抱歉抱歉....
; F; |, s! M* \7 q1 f$ m; xfinster大大說的....是指沒有MD和MC時的設計嗎??
2 ]: X2 Y. X6 r* M$ V恩...那應該是我的寬長比設計的問題了...
' K' i. g. Y8 h, ]) w- d我重新再重推做一次...
2 y4 c3 P& S: o8 ~  D4 }( y
: U3 J% f5 |' x3 S

- a! f% A! c  c8 j" O. Q% o0 N7 o) Q
不了解你指的MD和MC的縮寫意思* b- S( ~# e! e  B! X# |- \
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
6 K3 x) X0 f" J* s7 s+ {因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
6 @9 S5 `: q4 {1 R自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的
回復 支持 反對

使用道具 舉報

st80069
18#
 樓主| 發表於 2008-5-22 22:50:16 | 只看該作者
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....1 L" X& R# ~, g! x+ i
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。$ d, K# [- T6 B: o7 w
很謝謝kgbriver的寶貴意見~~~
9 t1 M8 u0 I" s3 a  J9 m看finster大大的解說，
; f; x1 g2 |( p* H# i+ ?' D發現OP的學問，還真是多....9 v5 h/ s, N* W! b% S& c, v6 I
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
. ~: Y0 x2 E9 Z, V3 K: ?: C4 ?/ e0 P
從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?# O! m) [/ d, e7 |8 ~1 X

; o( {9 T$ n0 w! y) `恩.....原來如此...
, ^# k6 U! r5 n9 _$ D* C) t" I0 _& k今天發現了一個問題.....小弟的功率真是省到了一個極點....
3 ~  |. _* z  I  \: W電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
! ]. H; |" k9 V1 n' P也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~+ \7 u2 Z/ |5 Z2 W$ d9 D1 J
結果失敗....
+ i" C; w) p8 Q: P真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....( G' ?2 C1 J1 ~7 y% s
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)
回復 支持 反對

使用道具 舉報

finster
19#
發表於 2008-5-27 22:32:37 | 只看該作者
原帖由 st80069 於 2008-5-22 10:50 PM 發表 & Z- Q! U3 E- O/ i8 F
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定...." U* {* \  ?8 Z) E/ u# \
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。' v. `' D# k4 J# s3 e
很謝謝kgbriver的寶貴意見~~~
( r' g  e  m0 s6 z, @看finster大大的解說，
4 w+ z$ n9 J  y6 |' d1 }, O發現OP的學問，還真是多....
( u( n0 |5 k2 x& K9 E唉...小 ...

/ i& ~& J9 O$ |& |% D
' O3 B! ?* V; E/ o' j4 _' J" L" a% \
我想,你有點誤會我的意思了- G& d4 R$ Q; }1 j2 Q6 }1 ~
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
' x1 e5 m' J3 y0 W! |9 `而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

評分

參與人數 1 +5 收起 理由
st80069 + 5 唉呀呀~~~原來這個有評分的功能....這麼久

查看全部評分

回復 支持 反對

使用道具 舉報

st80069
20#
 樓主| 發表於 2008-5-30 10:34:07 | 只看該作者
原帖由 finster 於 2008-5-21 02:03 PM 發表 , J0 G& \1 ?* \" c
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)3 b  V) v& Q- \, x1 W
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
; B$ T# F; E* z# e
4 Q6 J+ C/ [' i$ T
嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....  C& v8 D$ d* m# T; x# d4 S
哀....然後面積就變得超大超大....
回復 支持 反對

使用道具 舉報

下一頁 »
12345678910... 11下一頁
返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-3-14 08:49 PM , Processed in 0.218400 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表