Verilog電路編碼的問題

i543421

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。
- m3 ?5 w. j' a+ Q- G2 r0 e- n* `3 B
0 q* F9 \+ S, }8 B/ {, [1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree
) I- ]% M8 x( O3 D
' O& }. C9 Q! r% {  j: K. I2)A 16-bit Ladner-Fischer adder.

masonchung

應該先知道這兩種電路的實際架構 才能用 verilog coding 出來
% @+ c) ^& q& L! E7 _
[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]

johndoedie

先了解實際電路才有辦法實現
& l1 R8 M6 e4 Z! B
推薦以下兩本

! X/ E" _3 o: |Computer Arithmetic: Algorithms and Hardware Designs
( T2 |6 `/ |1 k- ~! p; H4 K: _4 l by Behtooz Parhami

# ?) }: Y& ~7 ?1 S- o* l0 z7 nSynthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter