PMOS Low_Dropout Voltage Regulator Introduction

yalon

1 Constant-Voltage Source
, O& L. v" k: H# o2 Output-Voltage Error vs Load Resistance
3 Linear Relation Between RIN and RLOAD
4 Basic Linear-Voltage Regulator
5 PMOS Enhancement FET
( R; G2 D+ _3 L; w+ v6 C3 O6 Regulation Sequence When RLOAD Drops 7 Regulator Block Diagram PMOS Input/Output Characteristic

" q0 m* \5 W; r0 H; S3 r, T看過後  歡迎討論ㄛ.
我是看過啦.
. }  D% y: D- N* A3 h

anita66

這可是好東西,坐沙發耶,linear regulator的pass gate現今的應用,應該99%都是用Pmos(power mos),感謝大大無私分享,3Q~

yhchang

想問問 為什麼 PMOS是主流?
( p' z2 J/ Z) {! x2 Q# k( Z是否因為  PMOS 可以 Pass Good "1"的關係?

asd8844

目前就是在做這個啦!
從高頻降頻下來
真有點不太習慣
不過感恩阿

asd8844

(科)技最新進
(技)術都領先
+ d% i! M+ J7 o' U(新)手真是慘
(貧)窮都沒錢

s39113134

我們公司就是做這個啦，來了解一下感謝大大的分享阿!!!!!!!

super_gu

同样的问题，为什么现在都用PMOS？是不是因为可以获得更加大的VGS？

cancan77

下载来看看 下載看看先~~~~~~~~~~
下載看看先~~~~~~~
下載看看先

cancan77

這幾天正在做LDO
正需LDO這方面的知識
+ s9 B# t$ B( r  R" rTHX大大,辛苦了

c3a1t039

我剛剛看了一下，沒發現我想知道的@@"
7 R1 o9 ^8 g9 `, Q- M" h如果我想在很低電壓去驅動OP那，我怎麼設計用CMOS四支腳當輸入，
來產生在低電壓操作的OP~。

oric

為什麼LDO的輸出是PMOS而非NMOS  我陳述一下自己的想法 不一定正確  歡迎指正~~  
如果~LDO的輸出為NMOS的話~那顆NMOS的threshold voltage應該會很大
  n1 w' ~5 J  l" J' q造成NMOS的 Vgs應該也要很大~這樣LDO的supply voltage 就不能太低 無法工作在低電壓下

c3a1t039

但是LDO原本就是要將輸路的電壓拉低嗎?
8 T8 L8 ?" w. j那怎麼會出現在低電壓操作?

hing

謝謝分享，小弟來學習一下！