請問使用VerilogXL撰寫程式應注意哪些細節?

kennetharies

各位板上前輩你們好
2 b" U# s6 E) W" f' A+ C
  s# i4 T/ L- V小弟最近使用Verilog XL來撰寫程式~
& d: H3 m, Q* G& t& a* L" j7 ]因在工作站(UNIX系統)上對於一些指令不太熟悉
故小弟先使用Quartus II 先寫出Verilog大概的描述
, z' V6 N5 L, J# Q( ^寫完後再傳上工作站模擬
小弟寫的code在Quartus II上compile沒error
- A+ K( b! S( }到工作站上compile也沒有問題
但在合成的階段使用Design Compiler(Design_Vision)讀code.v時
卻出現一些Error，故小弟來此詢問各位前輩
在撰寫描述語言之前，應該先如何規劃
% S/ h! m+ n+ \3 ^' c. r9 w! a確保自己寫出的code在合成的階段較不會出錯呢？

小弟目前寫的程式是一個4-bit 二補數乘法器
  Z! L) U( F8 i- Y7 i最後要使用Astro來做Physical Design
! `9 k0 E9 V7 C/ J, O我想先寫個雛形架構，未來再拓展到更高位元
還需要做pipeline，只是在寫4-bit時就發現很多在Quartus II可以compile
跑模擬波形都可以出來
0 W7 c) f% k0 ~  A% e. p但一傳到工作站卻一大堆問題要解決

2 V! @1 H% t* m4 ^. T5 ]/ u煩請各位高手、前輩給小弟一些指點
謝謝Orz