VHDL 倒數60分鐘

hope1014

因為我用的程式是Quartus II

而且我用的是元件編輯電路圖
% c+ {! p- k. J; ^8 _) V
/ i/ V! b5 O3 j  Q( N/ ~( @/ c* B我知道需要 一個倒數60分鍾的主程式
" F) ~& S; ?+ X0 _- @/ D  Y" {1 S
可是卻不知道如何下手...

0 K0 y0 `. @  q/ H但是又怕有了
& U) d' O) _% c5 L! l" D
電路圖卻不知道如何連接= ="
/ a0 G& o! c& \3 o/ m0 b& z7 W$ A
請問有高手能幫幫我咩?

或者給的方向倒數怎寫...
. [6 m1 l7 p4 _% I
. u8 c3 V, W5 b- E$ ~9 Mxt_1014@hotmail.com

jungswee

用VERILOG寫可不可以呀？
做個計數器，然後綜合一下就可以了吧

hope1014

嗚嗚
我有爬到VERILOG的文章
可是我需要VHDL的寫法
- h3 H# g2 N5 y3 V# w  V* V, D3 \才可以跟其他電路方塊連接吧

% V0 j9 ?4 r7 aps.其實我不是很熟...
/ D4 I7 e5 ^  n3 A( ~其他電路分塊都是vhdl的寫法

hope1014

LIBRARY ieee;
! j% G& z; a. P# D6 }( S. h: l+ M+ ]USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all;
; Y9 k, ~+ g, h. oENTITY counter_60_seg_v IS
+ f$ a/ {9 x+ T1 O% y" O) Q        PORT(Clrn,Load,Ena,Clk        : IN  STD_LOGIC;
                 D0,D1                           : IN  STD_LOGIC_VECTOR(3 downto 0);
         Q0,Q1         : OUT STD_LOGIC_VECTOR(3 downto 0);
& r. G0 M% Q8 J5 r+ U1 l6 u: A6 c                 Co         : OUT STD_LOGIC);
END counter_60_seg_v;
ARCHITECTURE arc OF counter_60_seg_v IS
BEGIN
2 j7 T% K$ o( G  PROCESS (Clk)
     VARIABLE imper0,imper1 :STD_LOGIC_VECTOR(3 downto 0);
  BEGIN
" [$ l3 I7 X; U1 P4 X+ H. t, }7 b        IF Clrn='0' THEN  imper1 := "0000"; imper0 := "0000";
    ELSE IF (Clk'event AND Clk='1') THEN
5 a3 y" \3 F; @5 H8 L) J                IF Load='0' THEN   imper0 :=D0; imper1:=D1;
9 r7 L5 P2 u- c1 X" ]) o7 g            ELSIF Ena='1' THEN
               IF imper0="1000" AND imper1="0101" THEN
  }" b! \7 c6 Z                  imper0:="1001";
               ELSIF imper0<"1001"  THEN imper0 := imper0+1;
" \! |; u- k  I/ f  U/ J               ELSE imper0:="0000";
" b: ?0 J8 [& w/ \  P                    IF imper1<"0101" THEN imper1:= imper1+1;
                    ELSE  imper1:="0000";
1 k' U( u5 ?! Y: j1 y1 [& i                    END IF;
4 H1 T, r# U$ r: t# k* F               END IF;
) F2 i, J% c# p' r3 |' Q/ u! z             END IF;
        END IF;
( C$ [6 g$ R, s: k# N   END IF;
        Co<=imper0(0)and imper0(3)and imper1(0)and imper1(2)and Ena;
9 h' U2 X/ E2 [$ ^3 P8 |        Q0 <= imper0; Q1 <= imper1;   
   END PROCESS ;
! G$ K) ^/ i$ Z; BEND arc;
3 T! S0 ]$ U' {9 \! g* Y8 S1 w
7 Z6 l* j( m( U* D% O$ x這個是60模計數器設計
要怎弄成倒數60?
* `/ Z% V* s2 }- S, P有人會用成倒數60秒先幫忙吧
請問一下我會用到幾對幾的多工器啊

jerryyao

現在的工具都支援verilog和VHDL混合使用。
- s% ]- [) Y, T% t  r% @9 {6 R現在的工具都支援verilog和VHDL混合使用。

michael6172

這不是很簡單的東西嗎?怎會寫不出來

$ c6 B: V/ Q: u5 @+ H5 J( b/ Z( o
* _3 h2 g, t  L' c3 r- u除頻除到一分鐘阿,在遞減counter就好啦....

dannyc

Quartus II 可接受verilog, vhdl以及Schematic多種語言的混用，只須在呼叫的接口上分別對應即可。
若有須要，我很樂意幫忙。
( n( K' o' z, d8 g0988310302

3 x, j2 @# N- qDanny

hope1014

真的沒有人可以幫幫我嗎
身在澎湖資源有限
只能上網求助資料~"~
8 m' d) x3 z3 }+ S* E我可以提供
七段顯示器、除頻器、4對1多工器、6對1多工器、掃描電路設計圖、消除開關機械彈跳器的程式
4 x7 d2 [. ?0 ^我是用電路圖編輯電子鐘的
所以比較不需要程式叫程式
( E* D0 r% N1 S  l
拜託 有人能+我MSN
) W5 T8 r; Z9 n3 O) a2 x0 S/ X! Wxt_1014@hotmail.com

hope1014

第一個是書上的電子鐘範例
第二個是我大概連接的電路圖
裡面的60模 靠自己的想法改了裡面的程式

* _6 E% u! i6 O. u# m7 H或者有高手能用第一個電子鐘範例來修改??~"~
5 y0 i+ P- l9 w% v# f2 U
2 ~8 G1 V+ ^6 j& Xps.我只能用VHDL ㄒ^ㄒ