请教关于PLL的一个问题

lynker

最近工作闲暇的时候想学习有关LL的知识，刚开始有些迷惑，碰到一些想不懂的问题希望大家指教。
4 B5 m6 r! ?5 O! t- K* E1 v7 SRazavi <<Design of Analog CMOS Integrated Circuits>> 第15章 习题15.5
采用异或门做鉴相器的锁相环电路，如果KPD*KVCO的值很大，那么该锁相环将锁定在Φin-Φout=π/2，解释其原因。
! p* |2 \6 W1 [4 s, g" k+ p& q8 Y附件是习题的答案，我想问的问题是为什么VPD会在KPD*KVCO的值很大的时候会向纵轴下面移动呢？

6 n- y: K& @6 ^2 M. @

frankiejiang

因为VCO的控制电压很小，从FD的特性图中可以看到，
! ?9 B, B8 Z0 d% S. m2 x- z最后会锁定在90°附近