請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成?

bancroft

最近設計一個op，增益可以到89dB，
phase-margin差不多70度，
不過-3dB頻率還不到1KHz，
接著我就去模擬此電路其它特性，
" s- |; z! i  q& g9 i, |當我把op的正端輸入接地，接地端電壓設為0
9 U; w+ A0 M7 ~4 U+ ]9 \然後去看此模擬結果，負端的輸入端理論上應為0
不過似乎大約是0.6v，
會造成op兩個輸入端無法有相同電位的主要原因是什麼?
) B1 Q& L$ J3 |7 X- m, Z5 T應該朝哪個方向去改這個op比較好?

麻煩各位了，謝謝。

ukyo

因為MOS沒有工作在正常區域，
# F  ^8 g2 r% ?所謂接地的意思，並不是真正接到地
2 y& h' J* ?1 l# `2 e$ d: I- p而是接到你的共模準位
# w5 n5 T4 n5 C  ]/ P$ C（例如VDD/2）

ukyo

另外，OP的虛短路特性是建立在「負迴授」上
2 ^: s! C2 _9 W3 @  g如果你沒有接負迴授，當然也不會拉在一起囉

yalon

換言之...
6 W; ^+ ]* K, y, r9 z  z  x如果你的 OP 輸入端為 Vth = 0.x V 的 nmos ,
0 ?- ~4 W1 h% l- N( r! }你給他 正單端為接 gnd.  
這輸入端  操作在 -off-
; C" s- f% v( l那你的 op 當然不在正常工作範圍囉.

% h1 Q: I0 t5 q) \3 b/ j你再看看.... 給個 ac ground 的電壓去 sim 看看.
" m6 `' b( H* h- T+ d  `
加油 !!

semico_ljj

可能零点不是共模输入范围吧！输入是NMOS管吗？PMOS的话输入范围包括0（gnd）