自強基金會【工業局補助】CMOS原理、佈局與設計(Lab)

jianping

97S138

介紹CMOS設計原理、CMOS積體電路的基本佈局及設計與模擬。雖然各種高階系統合成設計方法，在今天System on a Chip (SoC)的時代中躍為風潮，但Fully Customer Design仍是實現積體電路設計的基礎。本課程提供了專業、完整的豐富教材，強調理論與實作並重，以理論5週、實作5週的比重隔週交替進行，期使學員在短期內，能對CMOS積體電路的設計原理、佈局與模擬，有一基本認識。
6 E1 `* d# H1 s8 B& x$ O8 U
/ Y8 T# O  r2 I  y5 ?" @/ b※本系列課程為工業局補助課程，名額有限，敬請把握機會。

" p+ {7 o0 H9 `  N7 J( ]大專以上非電子電機相關的理工科系畢

* K! \4 @6 o8 ]  E/ U5 Y: B理論課：
1.Introduction to CMOS VLSI Technology
: o& p/ T1 V* z, W9 e$ ^2.The Metal-Oxide Semiconductor (MOS)
0 @* M! o) C- ~4 k6 @3.Basic Introduction to CMOS Process
" }# O* R% H& ]. J6 p# g4.Circuit Characterization & Performance
Estimation
5.Basic CMOS Circuit and Logic Design
6.High Speed Digital CMOS IC Design (Optional)
% ?. ?# |0 u; \  t, M( i: T7.Low Power Digital CMOS IC Design (Optional)
實作課：
$ i4 R+ E4 k, M# K/ [7 U! F1.Introduction to UNIX Instruction and Cadence Design
0 u) E% E' [% O; l4 iSystem
; X5 E3 T) y! d+ v8 t4 v) Z: P2.Logic Symbol and CMOS Schematic
* _% Y7 ]" S5 p" y8 C3.Basic Digital Circuit Simulation Using HSPICE and Spectre
4.CMOS Layout & Design Rule Checking (DRC)
: j1 p9 Q/ U& S3 g5.Techniques of CMOS Layout
5 K0 v: Y& M' o6 M  n5 S: R6.Hierarchical Design Concept
7.Extract and LVS (Layout vs. Schematic)
- `; M2 T( Y) ^" o: C; V& i: m* @8.Dracula: An Off-line Verification Tool (Optional)


自強基金會 專業講師

' v  }9 W. L" l4 T, L9 _9 x6000元
) G+ d5 {' J% u2 ~$ l
  ]! A, q1 y+ T30 小時

2008/06/20起，每星期(五)，共十週，18:30~21:30   

& r7 @- S' h7 U0 R3 U) \( }新竹市光復路二段101號研發大樓  

經濟部工業局
/ E; }* a1 Q. K! t4 B2 D
3 {# {, l' s+ v. T03-5735521#3213 謝小姐 mayhsieh@tcfst.org.tw  

+ |! `  X1 r$ _6 A+ v報名方式，繳費方式，證書發放，常見問題與解答  

CMOS-1.pdf，需加入會員才能預覽 ，   
( n5 }4 |% N  \* o% {
0 D+ m) G# X! Y( b" n※本課程採用Unix Workstation工作平台，一人一機，含上機實作5週。
5 ~$ a: p0 @5 z2 F: L0 d>※本系列課程為政府補助課程，今年僅此一次的優惠，名額有限，報名從速，敬請把握機會。
※因工業局補助課程，故不適用其他優惠方案。但消費金額可累積紅利點數。<<活動詳情請參閱本會網站「會員紅利積點活動辦法」>>
※若遇不可預測之突發因素，基金會保有相關課程調整及講師之變動權
※課程費用：含稅及講義。