電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
工作地点：深圳

6 j3 O0 K- D* t6 C5 D2 Q% a主要职责：   
* Z. g& m& i' i; U7 Y, U1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
6 G  K9 z' x+ P! ~4 N6 ~% R4.能够独立完成数据库的转换、协助有关部门进行流片
  o- s% U2 f  E, A  n# M
- A! l) O* v8 }5 Q招聘要求：   
0 @. L+ f7 a2 @, n/ P1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
; }1 R$ a: ~  A$ h1 W3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
6 ~6 m# d. X( I' M( `  M- @8 D' l公      司：A famous IC company
工作地点：北京

: f) \. _  P6 f- A/ Y1 PPosition Summary:  
# x% l" q5 t9 D: W* u7 J4 t3 mSoftware Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.

Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
2 f  k2 C( |+ y4 q: L2 eStrong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
# v. k3 z! w- g& P# W  ^5 a9 dExperience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
6 }* C# ~1 y0 `6 t, T+ i7 }公      司：A famous IC company
3 `* z3 G: J9 y& q7 `$ C( K" y工作地点：苏州
! _7 v! W1 n& l0 R* f* o
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

5 M# |' \; A7 X" e/ d职位要求:
! S5 H9 }4 W% [1 w1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
$ {, C$ j; ~. ]' ]6 v; {2. 有数模混合芯片物理集成经验.
. ]2 H; R2 F) w7 N- }3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
0 h% @$ a; p) O* ?. ]2 V5. 积极主动,团结合作, 有独立解决问题的能力,
7 Z$ L# n; z( s7 k6. 学历本科或以上
7. 两年后端工作经验