OP settling time 測試

lewdster7497

8 N" v: b& R. B5 s3 J8 ~0 E6 H
各位高手 , 想問一下 有關全差動OP 測試settling time


. y- c* s  _4 w3 v: m2 Z) i$ u

這是OP 開迴路增益為93dB   PM 約70度   cload 1p


若是按照著找到的文獻 所模擬的settling time 如下


' D' a* p( b, t* Y& q8 i

5 C, |4 ~6 z  o+ }% V/ z% l所測試的settling time 輸出卻震盪了

這是用在pipeline ADC 中的OP
( N9 W) o) V1 a) {" K. O. m- ]
pipeline ADC 也是做得零零落落
- p% Y$ V- ]4 t+ H
3 h: g6 `* I1 j! `* F& D3 F. x想問高手有人知道嗎??      有人可以指導一下嗎  ??

lewdster7497

各位高手 , 想問一下 有關全差動OP 測試settling time

1 |5 R- l/ `6 w1 i9 F5 r
6 r4 n7 h' ?' y9 g& m5 u

9 F/ I: r) }: m# _6 m; x# z( u這是OP 開迴路增益為93dB   PM 約70度   cload  ...
lewdster7497 發表於 2010-12-20 03:49 PM

% ~4 ~& m. B8 v8 m
/ j. h: Y# F& L& |* G
; S1 y$ p  E5 C0 c9 O" C發現有點錯誤    接成正回授了

( Y* ~9 `: B$ N; R! v
& P% b/ d6 o8 F+ b更正後如圖      settling time 感覺還是怪怪的
$ u& M: t4 X9 L( M
討論結果是  OP輸入端沒有電壓
$ B) z- n( o2 k' v
若是OP輸入端給 VDC    那輸出電壓又會被限制住

+ T/ @1 H$ H' y1 a, ^要如何測SETTLING TIME 呢?