如何預估 spice netlist 的 area ?

bighuang

假設我有一個 spice netlist,
3 b8 t4 X! _1 }( c2 j! G請問有沒有可以預估這個 netlist 大致在 layout 完後area 大小的相關軟體. 或方法
謝謝大家

sjhor

看是數位的  還是  類比的!!
通常數位的比較好估，因為每一個 cell 都有 chip size，所以 total chip size 與你所使用的 cell 有關，所以可以估算。
類比部分  通常是概算吧!! 先 layout 一些 cell，然後就可以粗估了，拉線可能再乘以1~2倍吧！
最後再加上 ESD/ sealring 等相關的應用之面積。這些都是一個概念值!!

emcthomas

跑線的area若不算的話是可以寫program來預估
以一個10/0.5的device為例,
5 W) ^0 ~! Y2 P# W2 ^& hx = 10 (Width) + 1 (假使active to active spceing為1的話)=11
( l! z. B8 X$ Y% E  sY= 0.5(length) + 0.25(假使ploy to contact minimum rule=0.25的話)*2(有2邊) + 1(contact size)*2( 有2邊) + 1 (假使active to active spceing為1的話) =4
可得此MOS size為X*Y = 44 um^2
# W; |. f6 \$ g6 btotal area即為所有MOS的總和

yangbala

這算法看起來是直覺的方法，
6 O0 \  h, f) c3 \2 k. E! J與實際佈局面積仍有差距，
8 g. f, R4 d* u6 {% Y) D9 {畢竟layout會用到很多技巧，
如何降低估算面積與實際面積之間的誤差，
這應該是很多layout工程師的經驗吧!
8 ^+ q( V7 \5 B& a3 W, ~可惜教科書上也沒有講到很詳細的估算法則

kennyfu340126

看這本書吧他有講簡單的如何估計
; R# Q% R/ s4 g  v6 b5 @, V, JNeil H.E. Weste and David Harris, CMOS VLSI Design: a Circuits and Systems Perspective, 3rd ed., Addison Wesley, 2005
他大概有獎到一點