關於virtex-4的Digital Clock Manager

小人發

各位大大好
我目前在使用vietex-4 的板子
關於板子上面clock source的訊號要怎麼給有點疑問
使用手冊上有寫說分成differetial,single-ended clock source 兩種
這是代表什麼意思
另外板子上有一個100M的震盪器,他說要使用DCMs可以產生不同的clock
4 b* k5 o) g# T, _8 m- m這是代表說我要另外再寫一些指令去達到我想要的clock嗎
' ~% Z9 f. _1 X4 G0 l5 l有大大寫過這個程式嗎?   不知道要從何下手

1 _  c$ h" j  A5 k+ M另外有一個25M震盪器
" f% P) s$ T4 i: @( w) d3 a9 ~好像可以用調撥的方式將M,N兩組開關,調成我們要的clock
% P9 u/ p2 O+ Y  H0 O/ cout = 25x M/N
這是另外一種方式嗎
+ V- q" R- a, }; P
# P; P$ P5 q+ z  m6 ?我有點搞混了...使用手冊上面寫了很多的clock輸入
, U' W" m/ V. M要怎麼分類呢??
請使用過的大大指導一下...感謝了

rockhuang

virtex-4的版子不知是原廠網頁上的那塊？http://www.xilinx.com/products/devboards/index.htm
* ~7 B2 R3 {4 e, d' b9 ^# k關於DCM功能，建議先看一下Xilinx的clock manangement
' L+ U3 n1 b; ^8 L! z4 A0 Phttp://www.xilinx.com/support/do ... sign_clockmanag.htm
中的 XAPP132 - Using the Virtex Delay-Locked Loop

kevin

Single end--->單端輸入(從P端輸入)
Differential--->差動輸入(LVDS,,等)
如果CLOCK頻率不是很高,可採單端輸入GCLK pin,再從內部去除出所要的CLOCK頻率.
! L' F$ k7 T" |
3 t* ~( F* n8 ?* B% B& w, ?& L$ X若要用DCM,從Xilinx Architecture Wizard(在ISE Accessories--->Architecture Wizard)去自動產生所要的CLOCK頻率.Wizard 會產生 .vhd,.xaw,.ucf檔.把.xaw加入design.(利用ISE add source)以下是以單一個DCM instance作例子.
; {1 U/ A7 D8 v' ]: _8 U, r
& Z: C/ T( }" e$ v- EEX: (輸入75MHz--->>輸出50MHz)
entity ClockManageris
, `8 ]! C% P% T& p* Y! mPort ( clk_50mhz : in std_logic;
( b, H! P$ t" a2 g3 H# `8 b, t& s. yclk_75mhz : out std_logic;
5 b6 @' x+ P' N1 s. g" bclk_75mhz_180 : out std_logic);
end ClockManager;
architecture Behavioral of ClockManageris
component clkgen_75mhz
port ( CLKIN_IN : in std_logic;
4 |& I3 E$ q5 T  s  z6 _RST_IN : in std_logic;
CLKFX_OUT : out std_logic;
CLKFX180_OUT : out std_logic;
8 m: I/ {; L& a  m0 Z& `CLKIN_IBUFG_OUT : out std_logic;
  S- J- w. [! e; g  o8 sLOCKED_OUT : out std_logic);
end component;
5 ]+ W& Y; S6 @* v( _begin
gen_75mhz: clkgen_75mhz
+ U* s' g. C0 Q0 P1 W8 F2 Gport map( CLKIN_IN => clk_50mhz,
RST_IN => '0',
9 k* i0 R2 u7 m& NCLKFX_OUT => clk_75mhz,
CLKFX180_OUT => clk_75mhz_180,
5 j, [" _+ `- z0 j0 R1 P6 [CLKIN_IBUFG_OUT => open,
. C1 ^2 N8 ^, ?! n1 mLOCKED_OUT => open );
' u  O2 s8 s- S1 J7 w. |7 `9 dend Behavioral;

小人發

回復 2# 的帖子

我們用的板子是VIRTEX-4  (LX60)
我昨天有去網頁找了些關於DCM的資料來看
雖然有點複雜
不過還是看個大概
+ b: L( S8 b. L3 S0 j, e+ T! Z4 q
回復 3# 的帖子
8 m* P- J5 e) a) k( e5 z9 G' }7 F
5 t9 |7 k& W4 n) m$ `, \7 c你講的這些動作
我昨天都有照著我在網路上找的資料大略的做過一次
不過我還是有一些問題
1.像DCM的輸入   好像是由100M震出來的
% t! B9 h. y9 n/ n& O/ I那我需要256M   利用DCM 可以做得到吧??
1 Y/ O  n8 p+ y8 S' R還是說只能產生比100M低的時脈

2. DCM是分成DLL,PS,DFS嗎??
因為我昨天看到DCM組成的block
$ Q+ N3 O* B7 ?. U  X裡面含有這些,每個功能都不太一樣
如果我今天要產生一個單純的沒有相位移256M
那參數的設定會不會不需要用到全部??
還是只需要用到DLL就好
# D- J) z' w" F9 C
0 _- ^6 V. b9 f6 x1 K3.像你講的   Wizard 會產生 .vhd,.xaw,.ucf檔
: ^7 ^- z. a" h( N0 }   把.xaw加入design的意思是把這個檔也燒到FPGA板子裡嗎?
7 t: z% E0 @7 X   那我要設定接角嗎??
9 y+ G2 b2 e/ F0 A9 J. n   因為xaw的程式不像一般會有input  output
   所以會有點搞混掉

以上是我小小的疑問
先謝謝各位大大的解答  

[ 本帖最後由 小人發 於 2008-3-20 06:51 PM 編輯 ]

kevin

要從100M產生一個單純的沒有相位移256M,要用DFS,CLKFX o/p功能,而且不是在做Deskew的話,CLKFB可不接.

4 [9 \- M: J  _8 ?5 Y參數的設定可在Wizard內設定.以Virtex4-10來看,如果只用DFS o/p(CLKFX/CLKFX180),不用DLL o/p,
input clock 100M,ouput clock 256M,則只適用Maximum Speed/High Frequency 的Mode. Low frequency mode
最多到210M,不夠用.
4 A! N' h$ ^6 [& K.xaw 檔是Xilinx architecture wizard(XAW)設定檔,像Xilinx coregen 產生memory block的 .XCO檔 一樣,
. s7 ?0 Z7 `/ k$ ]' R# x在ISE 的 project manager 裡把他加入跟其他source files 一起即可.然後在你的design source file 要去 instantiate它.可參考上次帖子的例子.

小人發

我試了一下,大概知道怎麼用了
9 D! Z- ~# x$ U+ B8 ~% ^不過還有一個問題
1 R  i+ T' b1 F4 ]% }* [! ~4 Z在DFS裡面  好像沒辦法產生準確的256M
因為它是用clock*M/D  (M跟D都是2~32的正整數)
clock=100M   那怎麼選M跟D都沒辦法達到256M
0 g$ C. R. B+ t+ ^1 E( c5 ~這要怎麼辦    其他DCM的方式有辦法達到這個頻率嗎

kevin

要用2個DCM串在一起的方式.不過使用上要小心Timing及不Locked的問題.
4 X( m; M, J$ X! N
6 ]9 f8 T3 F7 x5 A- `% b

小人發

對於這兩個DCM相接的方塊圖
3 h4 ]# @3 R: t0 t& b0 c就是第一個block輸出是CLKDV
所以必須是100M除以CLKDV(2,2.5,3,3.5,4........16)
然後再把除完的頻率當作第二個的輸入
5 H5 o( w2 ]" y- D( `- a9 z第二個是使用DFS   輸出是CLK*M/D (M跟D都是2~32)
3 Q0 q( u6 B+ Z
我好像湊不出來可以達到256M的參數耶
是我哪裡沒搞清楚嗎
麻煩大大在幫我解惑一下~~

kevin

這兩個DCM相接的方塊圖只是一個應用方式,你也可以用第一個DCM FX O/P,產生200MHz,再用第二個DCM FX O/P
2 I2 J5 h! t3 w. N# NM/N=32/25,產生256MHz,要等第一個DCM FX O/P進入LOCK後幾個cycles,才能開始啟動第二個DCM.

小人發

我想問一下
4 a8 G+ G/ m/ B5 W% A兩個DCM相接的方法  是直接在裡面可以選擇的模式嗎
3 F+ l* G) x- P9 Z+ n) h9 w3 ?" H4 Q因為在clock wizard裡面有四種可以選擇
- R3 ~3 B3 I6 B" `3 M1.Board  Deskew with an internal  Deskew
- ~7 n: _2 T5 k. V' @/ `# m2.Cascading  in series  wuth two DCM_ADVs
! i6 u9 @7 t2 @& M- d3.clock forwarding/board deskew
4.single DCM_ADV
& t' j: Q" r! F+ `- `, v; J
照你講的方法應該是選擇第二個串接的DCM
問題是我選完之後有一句話是
. X% [' g, y9 B$ T) F8 L, W3 lCLKFX and CLKFX180  are not recommended for either INST1 and INST2 because  of jitter requirement
0 r: G7 r' K8 B* \" W( c$ S3 i所以裡面沒有CLKFX的選項
那就沒辦法照著大大的步驟做了
還是有其他的辦法可以選呢??

kevin

的確第二個DCM不recommend FX o/p,因為jitter 會累加過大,
' w" B$ y) f: x+ q8 m; I; }反過來產生,先用第一個DCM FX O/P,產生128MHz(M/N=32/25),
# m5 d$ D9 }4 A2 h1 x8 e; d再用第二個DCM 2X output 產生256MHz.
+ `5 S7 u3 d* d9 w) x9 `5 R或第一個DCM 2X O/P 產生200MHz,第二個DCM FX O/P M/N=32/25,產生256MHz.

小人發

但是會出現一個錯誤
4 W9 k+ @& E2 y因為我用的DCM是cascade in series
所以好像有限制在low frequency mode
2 G; J/ V3 @' F, k所以在第一個輸出要達到200M會發生錯誤

還是說我選的模式跟大大講的模式不一樣
* s) s5 z! D( K9 U你說的也是要用內建的 clock wizard ->2.Cascading  in series  wuth two DCM_ADVs  嗎

kevin

第一個DCM 限制I/P frequency,32M<-->75M,
2 _3 e0 e7 `0 {. E( M. F不知25M震盪器可否調出來產生32M(M/N=32/25)或64M,再用一個DCM FX o/P 產生256MHz.