|
| Virtex-5的PCB設計優化技術 (中文研討會) | |
* r5 h/ M: A2 ?6 x; s登記參加活動 | 論壇日期 | 2008年03月27日 | 時間 | 10:00 AM - 11:30 AM (台北時間) | 專題範圍 | 合理減少PCB層數,合理減少外部電容的數量,優化高速訊號走線,這些對降低系統成本和增加系統可靠性都是至關重要的。 $ ?5 P- R7 f% W$ `- @; W' Z; O. X8 U7 U
- q3 Q* d2 v$ n. D7 g這次研討會將會介紹與Virtex-5 FPGA相關的PCB設計優化技術,您將會瞭解在實際應用Virtex-5的時候如何減少1-2層PCB,相比以前的產品減少最多70%數量的外部電容器,以及優化設計高速匯流排的技巧。此外,將會對Virtex-5的內嵌系統監控器做簡要介紹。 | 贊助企業 | Xilinx, Inc. 9 g; X# n0 r8 U( T) |% A, `7 m9 _1 n7 k
http://www.xilinx.com 7 A$ d' r( ?% N: q+ h
( R7 W1 b/ m/ k. vXilinx是全球可編程邏輯解決方案領導廠商,產品包括一系列先進積體電路、軟體設計工具、預先定制的系統功能以及無可比擬的工程支援。Xilinx發明了FPGA並擁有全球FPGA逾一半的市場佔有率。Xilinx的解決方案讓顧客可大大地縮短開發電腦、周邊設備、電訊、工業和消費者應用等產品的時間。要獲取更多資料,請瀏覽www.xilinx.com。 | 專家介紹 | 梁曉明先生 1 R4 E6 v+ k3 g7 z1 E. V
亞太區高端産品行銷經理
! Z' t/ j+ {: Z& s2 y& v, a8 n
李進華先生 ' ]- c2 ^, P+ z
應用工程師 - I/O專家 ; W* E/ n9 W: M1 Y. J. Q+ V1 X. H2 F
" U) `& R' q9 y6 f2 l, q
梁曉明先生
* Q, ^3 q1 l7 S' s& q梁曉明先生是Xilinx亞太區高端産品行銷經理,負責公司高端産品和解决方案的行銷和推廣工作,專注於高速連接和邏輯結構方面。在加入Xilinx之前,梁先生在華爲技術公司擔任固網部邏輯設計研發項目經理,擁有四年從事硬體設計和大規模FPGA邏輯設計。他在高速數位系統、ATM、交換式路由器及網間連接系統等方面擁有豐富的知識和經驗,曾領導開發小組成功地完成了二十多項産品設計。 6 R- I& l1 J0 g. _5 |- t" ?
8 a2 L; v/ Q2 s( s9 e
梁先生在1999年畢業于華中科技大學,取得電機工程學士學位。 . U- a ~/ Q7 @7 t* L* g
8 C9 w0 `, H8 G( q" T
李進華先生
; D9 |. a0 k7 H, _/ [# Y+ f$ N李進華先生於2002年10月加入Xilinx公司,在深圳辦事處擔任高級應用工程師一職,主要負責為中國特別是華南地區的客戶提供技術支援。他在2003年11月時,獲擢升為亞太區應用工程師 - I/O專家,負責支援亞太區的高速連接設計業務。在加入Xilinx公司前,他曾經任職於Memec的Insight分部,在那�工作了四年。
/ m, }, ?3 H' C% i% _! }+ Y0 G, L! x& m3 |) \! y3 g
李先生畢業於西安電子科技大學的微波技術與天線專業,獲學士學位。 |
|
|