VHDL新手問題

w10789173

當我宣告如下:
A : in :std_logic_vector( 7 downto 0);
請問為何只有需要一隻腳就可以代表8 bits,可是我們實際用的IC都是8條資料線,我有點混淆,能否請教大家,指點一下,感激!

ikki

這應該最基本的訊號宣告格式, 其實它宣告出來是個array,
$ J/ P' `: I! b7 H; l( 7 downto 0); 共 8 個 bits

winslow

ikki 說的正確
4 q9 ], T8 G4 F; n5 A* U( g& o9 D$ a這個宣告其實是一個可以看作BUS，實際上是需要有8條資料線，也會用掉8條資料線的資源，這個方式與VERILOG宣告不一樣。

kevin

Bit vector 宣告也是.
& f+ E' X4 q/ L/ t8 ?$ _7 SEx.
  f& ^7 c7 `1 l# J7 QSignal S1, S2, S3: std_logic_vector (7 downto 0);
Signal B1, B2, B3: bit_vector (7 downto 0);
2 X1 O1 j* H' YB1<= “11001100”;
% N1 t4 p3 x2 e' w' B5 y6 P. GB2<= X”FF”;
B3<= “11” & O”77”;-- Match the length by concatenating 2 bits with two octal digits
S1<= “11001100”;
S2<= To_StdLogicVector (X”FF”);
S3<= To_StdLogicVector (O”377”);-- Length taken care by To_StdLogicVector( )

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題
0 y) V% [& y3 q7 O( _
http://www.xilinx.com/products/boards/s3_sk_promo.htm
* v% b, A4 R# U4 U" }7 a
這個網頁上的tool kit哪種比較適合買來自己用?
9 t# @5 M# q- v; `) e6 y, p
Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?

- T* }" X4 u* z/ b9 |我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄

) W; Z2 y7 t, m8 Q2 f* @! _懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題

. V" e2 c8 f" Lhttp://www.xilinx.com/products/boards/s3_sk_promo.htm
: |' o; z7 q+ B7 E* V4 K4 h
: [; s$ f( E% U) ~. P這個網頁上的tool kit哪種比較適合買來自己用?

Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?

. M- A( \/ `, D6 d5 O我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄
0 a4 K! c0 F9 v8 |. F  p
3 f2 Q$ E' b: o! [; Y( Z3 r. I懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

kevin

SPARTAN 產品表,比較XILINX SPARTAN 系列FPGA.

tommywgt

個人會建議Spartan3E starter kit 或Spatran3A starter kit