Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 19437|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local]3 N( Z$ g) Q; [8 Q% f. K) ?
看一下有沒有用^^
1 }+ N5 @* ~+ Z, O. U我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..1 q/ I0 d! I$ U5 F; \2 J$ \
* d+ v) `$ X7 x/ t+ U
所以建立過behavior model4 a* O! K0 d- v% `1 x5 G* c& d8 O

' k  a' H8 U1 v希望對你有幫助...." v$ W$ b3 v5 k

( g4 F$ I/ O( u: d* E1 H/ i, r若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用
: N- M: x; I0 O  E. z4 vhttp://www.mathworks.com/matlabcentral/fileexchange/) Y2 I9 B0 Q2 O, ?
搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!' S1 I; ], d7 s
9 d% |' C( l" u3 ]
先抓來看看喔~- e0 \, W9 v" K" |
" {' F  t0 B8 _! F( D
感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」
! h+ Y7 W( B/ \裡面都有對simulink model 有所著墨。/ r4 X# O9 i% D$ L, S
另外,我發現不只有simulink可以做behavior的模擬1 S+ R; a5 D. I% {2 X' z9 _
在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的0 N6 t' V0 l- L! B& J
behavior model喔!9 ~7 {% S4 ?7 b8 I

# v5 D. m  ~9 X, x& n6 S你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错
. c9 v) u& y  V- i! T& i* t不知道对你有没有用?8 |: S. V, K$ \6 G( a
Analog / Mixed Signal Examples
( J* b" T% a2 D' }
6 S1 ?9 y$ X( ^Behavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples
" h( W6 z2 ]/ P3 C0 j6 Q7 g+ Z: P/ D1 w
Behavioral Models of ADCs
! i1 M& Y4 ?- O. j! U\ams\sampling\; sampling_101;
0 }( \$ B) F6 K3 u+ c7 \     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    
9 G) `9 X* B# N2 a; Z  t     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    + l# F, _" W" o
     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    
2 U) Z1 D$ F1 F/ o+ Q) ^/ J1 P) j9 c  
! q  q* a# @% _5 O) ~9 z8 z' E- _: {Behavioral RF
6 q. w1 S8 m5 b9 ~     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;
* A1 f( H; G3 C( }$ R. r4 d) ]     0 |' v7 N4 I4 n: `4 {' O' O2 V$ v% L
PLLs
$ w4 ?5 r% K+ m/ }9 |6 t     VCO with phase noise                                                              $ cd 3 d, |+ u& ]! Z7 e  m* `* X* U( n
     Pll  with freq domain instruments                                                 $ cd \ams\pll;
- n5 R& ]6 h/ a) H; U, R+ h8 J# Z8 O# b     Pll  fractional with analog compensation                                          $ cd \ams\pll; 4 }$ N1 a% n; H
     Pll  fractional with digital compensation                                         $ cd \ams\pll; + s  W/ ]& {" _4 |$ s3 g
     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll; $ R8 X  K; f/ U; V
     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;       % q: O0 `1 X/ z4 p# i! i& B
     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM
  g' b9 P4 h# @4 ]9 u8 r& m
; s+ I" U$ g  k) S/ q2 r8 V. z; Q* |, D1 @# N0 L
    謝謝分享
  p. c- I- ^9 n& {design 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享
  d) ?) |7 ~8 m1 k) ]design 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE
/ k+ P" x3 W, c* ~  j3 Y& R才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM
! ~* I7 Y+ a# H1 v2 Y. A7 C/ L3 W6 F, x. z' I
7 e' O/ ]4 x: F. ?( g* d
    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-23 05:07 AM , Processed in 0.190000 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表