Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 12506|回復: 2
打印 上一主題 下一主題

[問題求助] deep n-well

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-8-26 23:14:37 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我是剛設計rf電路新手,在設計好電路後layout時
: ^8 \5 v. K$ e, A$ q4 ?# N
$ k( ^% v! @: y( W5 w9 x發覺rf的mos最外圈有兩層,最內圈是body而最外圈是deep n-well7 ~* k+ W8 d4 ~+ Q! n

5 y7 m$ s% {* M* p3 n1 w) Z我那時不知道那是deep n-well,而在layout時nmos那圈我都接地8 X5 {* n0 G( V: N8 {
, N. _% g6 l  u) F; P; _
而pmos是那圈是已經跟body那圈接在一起了,所以我不需要動它
1 x- E8 ~, j% \$ t+ @( k
# d( n+ A: H* P" U, B1 w在我最近下線完後發覺好像不太對,我把nmos flatten掉才知道- {3 G# g7 q8 ]3 m* i( U' \2 Z0 w

5 z" f: c8 S8 c! f它叫deep n-well,nmos的body是p型,那我還把deep n-well接地* }' f8 j$ B1 x/ {1 O% D
/ {9 A! D' ?/ \4 ?6 Z- x! i
那不是有可能順偏,我電路中body都跟source接在一起,而我的電
0 Y! ~2 e/ w; Q$ @. L) r: Q4 g7 A5 R- i% j7 {! j* w- p4 p
路中source又不一定接地,那這樣子我的電路很有可能不work嗎?
. |8 g1 `$ j* i& Q
! Q  P7 V) @2 l* S* ], sdeep n-well是一個電晶體配一個,還是整個wafer配一個,若是整個wafer. y( x  X+ m/ u' |$ ?; a
7 W. n( w" r$ ]" E( O' A7 t6 C$ P) Z
一個的話那我叫出電晶體時怎會最外可以讓我選擇如何接?
: y9 D: H  D$ o+ H0 f2 n0 q+ y2 d
9 ~& t% b0 R$ H+ ~0 U8 b那deep n-well我該怎樣接才對?1.與body接在一起2.不要接(浮接)
7 l/ Q; s+ x0 e: E, i2 _. j- d/ M* o- M( q
3.接到最高電位。那種方式會比較好,而一般會用那種方法?
) a, i3 B, j! l( h/ M, r. |2 S% C
而我所使用的是.18製程。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂81 踩 分享分享
2#
發表於 2009-11-22 16:24:00 | 只看該作者
我把這一篇推上來,因為我也有疑問,
4 e7 K, E/ T' G% K: j5 z) P5 P過去其它製程剛好沒有deep n-well ,現在用TSMC.18的model發現有deep n-well ,
8 Q7 H! A8 Y" q) u9 P上課的時候說過這樣把所有的body都分開,所以可以單獨mos的s和b端接在一起,
. u8 h1 Z  s/ ~- B% t8 e' O可有違過去的經驗,雖為了怕bodyeffect而把sb端相接,
) R" f: E, ^( m可怕latch-up,所以把b端都接最負電源,
; c, b7 |4 _/ S0 H' N如今.18有這樣的製程設計,是否表示可以把sb端相接 ? 只要外圍有deep n-well ?
. Q- ]$ P2 E8 \! K有先進可以回答嗎?
3#
發表於 2009-11-24 15:33:56 | 只看該作者
Deep Nwell就是为了实现sub隔离用的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-23 12:41 AM , Processed in 0.150001 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表